数字电路与数字逻辑 第5章_触发器

数字电路与数字逻辑 第5章_触发器

ID:43214900

大小:2.34 MB

页数:68页

时间:2019-10-03

数字电路与数字逻辑 第5章_触发器_第1页
数字电路与数字逻辑 第5章_触发器_第2页
数字电路与数字逻辑 第5章_触发器_第3页
数字电路与数字逻辑 第5章_触发器_第4页
数字电路与数字逻辑 第5章_触发器_第5页
资源描述:

《数字电路与数字逻辑 第5章_触发器》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第五章触发器§5-1概述§5-3触发器的逻辑功能及其描述方法§5-2触发器的电路结构与动作特点§4-1概述P185一.触发器的必备特点1.具有两个能自行保持的稳态(1态或0态);2.外加触发信号时,电路的输出状态可以翻转;3.在触发信号消失后,能将获得的新态保存下来。从电路结构不同分从逻辑功能不同分1).RS触发器3).主从触发器1).基本触发器二.触发器的分类2).同步触发器4).边沿触发器2).JK触发器4).D触发器3).T触发器数字电路:分组合逻辑电路和时序逻辑电路两大类组合逻辑电路的基本单元是基本门时序逻辑电路的基本单元是触发器§5-2触发器的电路结构与动作特点5-2-1.基本

2、RS触发器一.电路结构与工作原理Q端、Q端为两个互补的输出端;1.电路结构(以与非门构成为例)&&QQSDRD不允许SD=RD=0.约束条件:Q=1、Q=0,定义为1态;SD端是置1端(置位端),非号表示“0”触发有效,RD端是清0端(复位端),RD、SD端是触发信号引入端。脚标“D”表示直接触发,电路结构和逻辑符号输入端S、R:低电平有效;输出端Q、Q:正常情况下逻辑互补规定:以Q这个触发器输出端的状态为触发器的状态Q=0、Q=1触发器“0”状态;Q=1、Q=0触发器“1”状态0000011111不允许置1清0保持&&QQSDRD&&QQSDRD0&&QQSDRD1&&QQSDRD原态

3、01&&QQSDRD110原态1保持3、特性表SdRd01不允许1*1置1清00Qn保持Qn+1说明0010111101102、工作原理(0触发有效)SD由0到1RD由0到1①R=0、S=1时:由于R=0,不论原来Q为0还是1,都有Q=1;再由S=1、Q=1可得Q=0。即不论触发器原来处于什么状态都将变成0状态,这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。10010110SRQQ&&②R=1、S=0时:由于S=0,不论原来Q为0还是1,都有Q=1;再由R=1、Q=1可得Q=0。即不论触发器原来处于什么状态都将变成1状态,这种情况称将触发器置1或置位。S端称为触发器的置1

4、端或置位端。③R=1、S=1(即输入端均未加低电平触发信号)时:根据与非门的逻辑功能得触发器保持原有状态不变,即原来的状态被触发器存储起来,这体现了触发器具有记忆能力。1110100011④R=0、S=0时:Q=Q=1,不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等,在两输入端的0同时撤除后,将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况,这就是基本RS触发器的约束条件,即输入端不容许同时加有效触发信号。不符合触发器的逻辑关系由以上分析可得基本RS触发器的特点:(1)触发器的次态不仅与输入信号状态有关,而且与触发器的现态有关。(2)电路具有两个稳定状态

5、,在无外来触发信号作用时,电路将保持原状态不变(记忆能力)。(3)在外加触发信号有效时,电路可以触发翻转,实现置0或置1。(4)触发信号采用电平信号,属于电平控制触发。(5)输入端不能同时加有效触发信号。(约束条件)RS触发器:凡是具有置0、置1和保持功能的触发器就是RS触发器特性表(真值表)现态:触发信号作用之前的状态,也就是触发器原来的稳定状态。功能描述(1)次态:触发信号作用后触发器的新的稳定状态。次态Qn+1的卡诺图特性方程(2)特性方程特性方程:描述触发器次态Qn+1与输入及现态Qn之间的逻辑关系的逻辑函数表达式状态图描述触发器的状态转换关系及转换条件的图形称为状态图01×1/

6、1×/10/01/(3)RS①当触发器处在0状态,即Qn=0时,若输入信号=01或11,触发器仍为0状态;RS②当触发器处在1状态,即Qn=1时,若输入信号=10或11,触发器仍为1状态;RSRS若=10,触发器就会翻转成为1状态。若RS=01,触发器就会翻转成为0状态输入条件反映触发器输入信号取值和状态之间对应关系的图形称为时序图不允许维持不变(4)时序图RSQQRSQQRSQQRSQQ置1置0置1置1置1保持4.逻辑符号SD(SD)端叫做直接置位端;因此:二.动作特点由于触发信号直接加在输出门的输入端,所以在输入信号的全部时间里,都能直接改变输出端Q和Q的状态。RD(RD)端叫做直接

7、复位端。用D作脚标SRQSDRDQ与非门构成:或非门组成:SRQSDRDQ1触发有效,SD端是置1端,RD端是清0端,0触发有效,SD端是置1端,RD端是清0端,既同步RS触发器触发器的翻转不是由输入信号控制,而是由外加的时钟脉冲控制。5-2-2.同步RS触发器P189G1、G2门构成基本RS触发器,受CP控制的触发器称为时钟触发器。或时钟脉冲,简称时钟,用CP表示时间控制信号也称同步信号,或时钟信号,&&QQSDRD&&CPRSG

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。