第5章时序逻辑电路

《第5章时序逻辑电路》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第五章时序逻辑电路5.1、时序逻辑电路与组合逻辑电路的根本区别是什么？同步时序逻辑电路与异步时序电路的根本区别是什么？5.2、利用主从JK触发器构成四位二进制加法计数器电路和四位二进制减法计数器电路，两者连接规律有何不同？5.3、利用74LS160芯片分别构成60进制计数器和24进制计数器。5.4、采用直接清零法构成任意N进制计数器时，使用74LS162/163芯片和使用74LS160/161芯片有什么不同？请画出N=12时两者的接线图。5.5、环形计数设置初态可以通过哪几种方法？画图举例说明。5.6、画出图P5-1(a

2、)、（b）所示电路的状态表，状态图和时序波形图，并简述其功能。&X&IDQFF1CIQ0IDQFF1CIQ0IDQFF0CIQ0CP(a)&FF1FF2FF0IJQCIQ0IK&IJQCIIKQIKQi&QIKCI(b)CPP5-1题5-6图35.6、已知计数器的输出端Q2Q1Q0的输出波形图P5-2所示，试画出其对应的状态转换图，并判断该计数为几进制计数器？123456789CPQ22Q12Q12图P5-25.7、试分析图P5-3所示74LS161集成芯片构成的计数器，设初态为0000，请列出其状态转换表，分析该电路采

3、用何种方式构成几进制的计数器？&CPTCTPCPCRQ0Q1Q2Q3“1”N“1”74LS161D0D1D2D3p5-35.9、采用直接清零法，将集成计数器，74LS161（74LS161芯片的引脚排列如图5.28）构成9进制计数器，画出逻辑电路图。5.10、采用预置复位法，将集成计数器74LS161构成7进制计数器，画出逻辑电路图。5.11、采用进位输出置最小数法，将集成计数器74LS161构成12进制计数器，画出逻辑电路图。5.12、采用级联法，将集成计数器74LS161构成108进制计数器，画出逻辑电路图。5.13

4、、采用直接清零法，将集成计数器74LS290（74LS290芯片的引脚排列图见5.34构成十进制和五进制的计数器，分别画出逻辑电路图。5.14、采用级联法将集成计数器74LS290构成64进制计数器，画出逻辑电路图。5.15、利用双向四位TTL集成移位寄存器74LS194（见图5.4474LS194）引脚排列图）分别构成分频系数N1=5，N2=6的环形计数器，画出逻辑电路图。35.16、见图P5-4所示的两级J-K触发器构成的加法计数器，请分析是几进制计数器，若要改接成3进制加法计数器，该怎么改接？画出逻辑电路图。1FF

5、1QFF0QQ0Q1QQ1QIJCIIKIJCIIKQQQQNQP5-4Q5.17利用1024×1RAM2102A构成2048×4RAM，画出连接图。现要求在地址10、1023、1024、2046、2047共5个单元中分别存储数据（D3、D2、D1、D0）的值为（1010）、（1001）、（0101）、（1111）和（0001），请用编程图标明RAM中写入的内容。5.18某编程函数为：=+++=+++；=+++；则使用PLA实现上述编程函数需要最少的乘积线（位线）多少条，“或”线多少条？3