普林斯顿结构 VS 哈佛结构

《普林斯顿结构 VS 哈佛结构》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、普林斯顿结构VS哈佛结构1. 冯·诺依曼结构   冯·诺依曼结构，又称为普林斯顿体系结构，是一种将程序指令存储器和数据存储器合并在一起的存储器结构。取指令和取操作数都在同一总线上，通过分时复用的方式进行；缺点是在高速运行时，不能达到同时取指令和取操作数，从而形成了传输过程的瓶颈。由于程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置，因此程序指令和数据的宽度相同，如英特尔公司的8086中央处理器的程序指令和数据都是16位宽。    目前使用冯·诺依曼结构的CPU和微控制器有很多。其中包括英特尔公司的8086及其他CPU，TI的MSP

2、430处理器，ARM公司的ARM7，MIPS公司的MIPS处理器。 2.哈佛结构   哈佛结构是一种将程序指令存储和数据存储分开的存储器结构，它的主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个独立的存储器，每个存储器独立编址、独立访问，目的是为了减轻程序运行时的访存瓶颈。   如图，哈佛结构的计算机由CPU、程序存储器和数据存储器组成，程序存储器和数据存储器采用不同的总线，从而提供了较大的存储器带宽，使数据的移动和交换更加方便，尤其提供了较高的数字信号处理性能。   目前使用哈佛结构的中央处理器和微控制器有很多，

3、除了上面提到的Microchip公司的PIC系列芯片，还有摩托罗拉公司的MC68系列、Zilog公司的Z8系列、ATMEL公司的AVR系列和安谋公司的ARM9、ARM10和ARM11。 3. 总结   随着CPU设计的发展，流水线的增加，指令和数据的互斥读取影响CPU指令执行的scale程度。哈佛结构中数据存储器与程序代码存储器分开，各自有自己的数据总线与地址总线，取操作数与取指令能同时进行。但这是需要CPU提供大量的数据线，因而很少使用哈佛结构作为CPU外部构架来使用。对于CPU内部，通过使用不同的数据和指令cache，可以有效的提高指令执

4、行的效率，因而目前大部分计算机体系都是在CPU内部的使用哈佛结构，在CPU外部使用冯·诺依曼结构。哈佛结构编辑词条编辑摘要摘要哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。中央处理器首先到程序指令存储器中读取程序指令内容，解码後得到数据地址，再到相应的数据存储器中读取数据，并进行下一步的操作（通常是执行）。目录1处理方式2简介3相关内容4比较编辑本段处理方式　　哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。中央处理器首先到程序指令存储器中读取程序指令内容，解码後得到数据地址，再到相应的数据存储器中读取数据，并进行下一步的操

5、作（通常是执行）。编辑本段简介　　哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。哈佛结构是一种并行体系结构，它的主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个独立的存储器，每个存储器独立编址、独立访问。与两个存储器相对应的是系统的4条总线：程序的数据总线与地址总线，数据的数据总线与地址总线。这种分离的程序总线和数据总线可允许在一个机器周期内同时获得指令字（来自程序存储器）和操作数（来自数据存储器），从而提高了执行速度，提高了数据的吞吐率。又由于程序和数据存储器在两个分开的物理空间中，因此取指和执行能完全

6、重叠。中央处理器首先到程序指令存储器中读取程序指令内容，解码後得到数据地址，再到相应的数据存储器中读取数据，并进行下一步的操作（通常是执行）。程序指令存储和数据存储分开，可以使指令和数据有不同的数据宽度。　　哈佛结构的计算机由CPU、程序存储器和数据存储器组成，程序存储器和数据存储器采用不同的总线，从而提供了较大的存储器带宽，使数据的移动和交换更加方便，尤其提供了较高的数字信号处理性能。编辑本段相关内容　　哈佛结构的微处理器通常具有较高的执行效率。其程序指令和数据指令分开组织和存储的，执行时可以预先读取下一条指令。　　哈佛结构是指程序和数据空

7、间独立的体系结构,目的是为了减轻程序运行时的访存瓶颈.　　例如最常见的卷积运算中,一条指令同时取两个操作数,在流水线处理时,同时还有一个取指操作,如果程序和数据通过一条总线访问,取指和取数必会产生冲突,而这对大运算量的循环的执行效率是很不利的.　　哈佛结构能基本上解决取指和取数的冲突问题.而对另一个操作数的访问,就只能采用Enhanced哈佛结构了,例如像TI那样,数据区再split,并多一组总线.或向AD那样,采用指令cache,指令区可存放一部分数据.编辑本段比较　　哈佛结构与冯.诺曼结构处理器相比，处理器有两个明显的特点：使用两个独立的

8、存储器模块，分别存储指令和数据，每个存储模块都不允许指令和数据并存；使用独立的两条总线，分别作为CPU与每个存储器之间的专用通信路径，而这两条总线之间毫无关联。