高性能微处理器中RapidIO接口串行物理层的设计与验证

《高性能微处理器中RapidIO接口串行物理层的设计与验证》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、硕士学位论文高性能微处理器中ＲａｉｄＩＯ接口串行物理层ｐ的设计与验证作者姓名吕启超学校导师姓名、职称马佩军副教授企业导师姓名、职称刘燚高工申请学位类别工程硕士高性能微处理器中RapidIO接口串行物理层的设计与验证作者姓名吕启超学校导师姓名、职称马佩军副教授企业导师姓名、职称刘燚高工申请学位类别工程硕士学校代码10701学号1511122808分类号TN4密级公开西安电子科技大学硕士学位论文高性能微处理器中RapidIO接口串行物理层的设计与验证作者姓名：吕启超领域：软件工程学位类别：工程硕士学校导师姓名

2、、职称：马佩军副教授企业导师姓名、职称：刘燚高工学院：微电子学院提交日期：2018年6月DesignandVerificationofSerialPhysicalLayerofRapidIOInterfaceinHighPerformanceMicroprocessorAthesissubmittedtoXIDIANUNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeofMasterinSoftwareEngineeringByLvQichaoSupervisor:M

3、aPeijunTitle:AssociateProfessorSupervisor:LiuYiTitle:SeniorEngineerJune2018西安电子大学学位论文独创性（或创新性）声明秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研宄成果ａ尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料一。与我同工作的同事对本研究所做的任何贡献

4、均己在论文中作了明确的说明并表示了谢意。一。学位论文若有不实之处，本人承担切法律责任本人签名：＾ｋａ日期：西安电子難大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定：研究生在，即校攻读学位期间论文工作的知识产权属于西安电子科技大学。学校有权保留送交论文，的复印件允许查阅、借阅论文；学校可以公布论文的全部或部分内容，允许采用影印、缩印或其它复制手段保存论文。同时本人保证，结合学位论文研宄成果完成的论文、发明专利等成果，署名单位为西安电子科技大学。卜本人签

5、名：：ＫＡＭ导师签名讀－“日期：？日期：摘要摘要计算机和多媒体等各种技术日新月异的发展，带动了处理器架构及缓冲速度的提升，使得微处理器性能的提升更是迅速增加。尤其是内核，而处理器总线频率的发展相对于内核的发展却是远远落后。因而，传统的共享总线对于高性能处理器的I/O需求已无法满足，也无法高效处理信号及快速传输数据。除此之外，板间互联以及芯片之间对带宽、可靠性、灵活性及成本的要求也逐渐增高。在此严峻的情况下，解决该问题就急切需要得到一种新型高速串行总线来用于提高系统的性能。RapidIO总线的出现，为解决这一瓶颈问题提供了

6、一种新的思路。在嵌入式系统领域中，RapidIO互联总线具有高速率、高可靠性和低延迟性，使得研究人员对其重视和广泛地关注。本文主要的研究内容是一款在PowerPC架构处理器上的RapidIO总线接口，并从以下几个方面来重点进行研究，进而实现了RapidIO接口在此高性能处理器上串行物理层的设计与验证。首先，本文对课题的研究背景进行了详细的叙述，并重点介绍了RapidIO总线国内外的发展现状，对比RapidIO总线和其他传统总线，从而得出了对本课题研究的必要性，并论述了RapidIO的优点以及其应用。然后，详细地对RapidIO总线协

7、议进行了研究和串行物理层的设计，介绍了协议规范的三层结构，分析总线事务的传输原理，根据设计指标，主要将串行物理层分为发送通道和接收通道两部分，完成了物理编码子层的模块划分。发送通道主要包括有：控制符号产生模块、通道分摊模块和8B/10B编码模块，接收通道主要包括有：8B/10B解码模块、通道合并模块和控制符号解析模块。最后，完成对RapidIO总线串行物理层的验证。本课题主要是基于Cadence的VIP进行研究，通过学习SV、UVM方法学验证语言，搭建基于VIP组件的UVM验证平台，主要从RapidIO总线作为主机或者从机两种模式下

8、，对接口的I/O事务和消息门铃事务进行了完整的验证。最终对验证结果进行分析和验证，从而表明了本课题中设计的RapidIO总线满足协议规定的要求。关键词：RapidIO，三层结构，串行物理层，VIP，UVMIABSTRACTABSTRA