串行rapidio互连系统的设计与实现

串行rapidio互连系统的设计与实现

ID:32306288

大小:5.34 MB

页数:65页

时间:2019-02-03

串行rapidio互连系统的设计与实现_第1页
串行rapidio互连系统的设计与实现_第2页
串行rapidio互连系统的设计与实现_第3页
串行rapidio互连系统的设计与实现_第4页
串行rapidio互连系统的设计与实现_第5页
资源描述:

《串行rapidio互连系统的设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、硕士论文串行R印i摘要随着无线通信、视频处理和军事等领域对系统带宽的需求持续增长,新型的高速串行互连技术开始逐步取代传统的并行总线。作为新型的高速串行互连技术的一种,串行Rapidl0是专门为嵌入式系统而设计的,具有其它互连技术无法比拟的灵活性、稳定性和高效性。本文针对串行R印idIO技术,介绍了目前主流的R印idl0互连系统架构,详细描述了其三层协议规范,即逻辑层、传输层和物理层规范。本文研究了两种R.apidIO实现系统互连的方案,并分别从硬件和软件设计两个方面描述具体实现细节。针对成本敏感的通信系统对点对点光纤通信的需求,本文提出了一种基于I泖

2、idIO协议的低成本解决方案。以现场可编程门阵列芯片为核心,利用硬件编程、高速收发器以及光模块实现上层逻辑协议、物理层协议和光纤传输。测试结果表明,本方案占用资源少,性能可靠,数据吞吐率达到1.25Gbps,并成功运用于某通信系统中。基于VPX架构的R印idl0互连系统是一种高速、高性能的软件无线电系统,故硬件部分除RapidIO接口设计外还包括高速采样电路设计、DDR3内存接口设计以及时钟和电源设计。现场可编程门阵列串行Rapidl0端点利用赛灵思逻辑核实现,数字信号处理器R印idIO端点通过对其加载/存储模块寄存器的操作来实现。关键词:串行Rap

3、idIo,高速收发器,光纤通信,现场可编程门阵列,数字信号处理器AbstractWithmegro丽ngdemandofsystembaIldwidthin谢relessconlnlulllcatlons,videoprocessinga11dInilitaryjEield,anew啪eofhigh_speedsenalinterCo皿ecttechnologybegantograduallyreplacet11etraditionalparallelbus·Asoneof也enew噼ofhigh-Speeds耐alintercormectteclu

4、lology,serialRapidIOisspeciallydesi弘edforembeddedsystems.Comparedto廿aditionalinterco皿ecttechnologles,1t1smorenexible.虹bleaIlde街cient.Inthispaper,tllem血stre锄R_apidIOinterconnectsystemarchitecturesarein仃oduced.TheSerialR印idIOspecificationisdescribedbytllreepans—l091clayer,transpo

5、rt1ayerandphysicaLllayer.TwoR-apidIOsystemintercorulectsoIutlonsareproposed.Formepoint.to.pointopticalflbercommu血cation“somecost·sensitlVesystem,a10w.coSts01utionbaSedon也eRapidIOprotocolisproposed.msme怕d删eVesmeupperlogicprotocol,physicallayerprotocoland肋er-optictra工1smlsslonⅧth

6、hardw8repro酽撇ing,mgh.speedtraJlsceiVeraJldtheopticalmodulebasedont11eFPGACVcloneIVAccordingtonletestresuhs,thjsdesignuseslessres吼lrceandhaSareliableperfornlallce,thedatathroughputreaches1.25Gbps,a11d廿ledeslgllhaSbeensuccess矗my印pliedinacommuIlicationSygcem·TheR印idIO—interconnect

7、systemsbaSedont11eVPXarchitectureisdesignedforhi幽.Speedandhi曲.perf0锄ancesoRwareradiosystem.InadditiontotheR印idIOinterface,hardwaredesignalsoincludeshigh—speeds锄plingcircuits,DDR3memoryinterf.aceandclockandpo、Ⅳersupply.FPGAI己apidIOendpointisimplementedbyXilinXLo西CORE.DSPendpoint

8、isimplementedbytheoperatingtomeLSUregisters.Keywords:s

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。