基于串行rapidio的嵌入式互连研究new

基于串行rapidio的嵌入式互连研究new

ID:34136419

大小:223.00 KB

页数:4页

时间:2019-03-03

基于串行rapidio的嵌入式互连研究new_第1页
基于串行rapidio的嵌入式互连研究new_第2页
基于串行rapidio的嵌入式互连研究new_第3页
基于串行rapidio的嵌入式互连研究new_第4页
资源描述:

《基于串行rapidio的嵌入式互连研究new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第38卷第3期航空计算技术Vol.38No.32008年5月AeronauticalComputingTechniqueMay.2008基于串行RapidIO的嵌入式互连研究邓豹,赵小冬(中国航空计算技术研究所,陕西西安710068)摘要:RapidIO技术是一种点对点的基于包交换的交叉开关互连技术,其高带宽、低延时、高效率及高可靠性的优点为高性能的嵌入式系统内部互连通信提供了良好的解决方案。简要介绍了Ra2pidIO的协议及关键技术,提出了基于串行RapidIO技术的嵌入式互连结构框架。以该框架结构为基础,介绍信号处理子系统-基于串行RapidIO的信号处理

2、模块的设计。关键词:嵌入式系统;RapidIO技术;互连结构中图分类号:TP399文献标识码:A文章编号:16712654X(2008)0320123204引言一个嵌入式互连国际标准。RapidIO技术是一种高性能低引脚数基于包交换嵌入式系统的发展受到了系统性能和系统开销双的交叉开关互连技术。它包括两类技术:面向高性能重因素的制约,由时钟频率表征的CPU内核性能和总微处理器及系统互连的并行接口;面向串行背板、DSP线频率表征的CPU可用带宽间的差距不断扩大。从和相关串行控制应用的串行接口。8/16位并行链路单分段共享总线互连系统到级联的多分段共享总线互主要用于

3、紧耦合系统内部互联,支持芯片间、板间互连系统,传统上的总线互连技术已达到了极限性能。连,采用双沿触发源同步传输技术,支持的工作频率为互连通信问题已经成为制约嵌入式系统整体性能提高250MHz、500MHz、750MHz及1GHz,传输性能可从的瓶颈。1Gbps到60Gbps。1x/4x串行接口则适合于长距离传技术和市场的双重动力推动了互连技术及体系结输,采用时钟数据恢复同步技术和8B/10B编码机制,构的重大变革,相继涌现了PCIExpress、RapidIO、Hy2支持1.25GHz、2.5GHz和3.125GHz3种波特率,持续perTransport、I

4、nfiniBand等一系列新兴高性能I/O互联的全双工数据带宽范围分别为:1Gbps~4.5Gbps技术。这些技术采用点对点交换式总线来设计系统的(1x),4Gbps~18Gbps(4x)。互连构架,代表了新型总线的发展方向,在应用领域方1.2RapidIO协议面既有交叉又各有侧重。InfiniBand的目标应用是系RapidIO协议由包和控制符号组成。包是系统中统域网络(SAN)互连,HyperTransport和PCIExpress端点器件间的基本通信单元,提供终端节点设备间进虽然具有某些与RapidIO相同的特征,但把他们视为行逻辑事务处理的接口;控制符

5、号用于管理RapidIOPCI总线点到点版本更为恰当。RapidIO技术属于系物理层互连的事务流,也用于包确认、流量控制和维护统内部互连技术,其高带宽、低延时、高效率及高可靠等功能。RapidIO的操作是基于请求和响应事务的。性的优点为高性能的嵌入式系统的内部互连通信提供发起器件或主控器件产生一个请求事务,该事务被封了良好的解决方案。装在包中,一般通过交换结构(fabric)发送至目标器件,目标器件产生响应事务返回至发起器件来完成此1RapidIO协议及关键技术次操作。1.1RapidIO概述RapidIO采用三层分级体系结构,分别为逻辑层规RapidIO规范

6、是一种开放式标准,由RapidIO贸易范、传输层规范和物理层规范。逻辑层规范位于最高协会支持开发,并指导RapidIO架构的未来发展方向。层,定义全部协议和包的格式,为端点器件发起和完成国际标准化组织(ISO)和国际电工协会(IEC)已批准事务提供必要信息;传输层规范在中间层,定义Ra2RapidIO互连规范为ISO/IECDIS18372标准,成为第pidIO地址空间和端点器件间包传输所需的路由信息;收稿日期:2008201215作者简介:邓豹(1979-),男,河北辛集人,助理工程师,研究方向为计算机系统结构。·124·航空计算技术第38卷第3期底层物理层

7、规范描述了器件级接口信息,如包传输机作为流行的CompactPCI平台标准,CompactPCI串制、流量控制、电气特性和低级错误管理等。分级的层行RapidIO规范(PICMG2.18)增加了串行RapidIO,次划分保证了任意层增加新的事务类型无需改变其他从而便于构造一个异构的CompactPCI系统,既支持传层规范,提供了设计的灵活性,支持更好的前后兼容统总线也支持新的高带宽连接。性。VME总线是机载航电系统通常选用的并行总线。1.3系统拓扑结构VME交换串行规范(VXSANSI/VITA41.0)将高速交RapidIO使用包格式中的器件ID来惟一识别组

8、成换结构接口引入VME平台,同时保持与

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。