基于rapidio高速传输接口的研究与设计

基于rapidio高速传输接口的研究与设计

ID:32688364

大小:6.43 MB

页数:55页

时间:2019-02-14

基于rapidio高速传输接口的研究与设计_第1页
基于rapidio高速传输接口的研究与设计_第2页
基于rapidio高速传输接口的研究与设计_第3页
基于rapidio高速传输接口的研究与设计_第4页
基于rapidio高速传输接口的研究与设计_第5页
资源描述:

《基于rapidio高速传输接口的研究与设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、华北电力大学硕士学位论文曼!!!!!!!曼竺!!!!竺!!!!!!!!!!皇!!!!!竺皇!!!!!!!!!!!!!!!!!!!!!烹!!!!!苎!苎!!!!!!!!!!!!!!!!!!!!!摘要传统的互连总线由于传输速率和系统拓扑结构的局限,已经不能满足处理器主频和性能不断增长的需要。在此背景下,嵌入式系统互连国际标准协会推出了RapidIO互连总线协议,它可实现1Gbps到60Gbps的通信速率,而且几乎可以支持任何系统拓扑结构。因此,研究与设计基于Ral,idIO的高速传输接口,对于嵌入式系统互连具有重要

2、的实际意义。本文首先分析了RapidIO分层体系结构的逻辑层、传输层和物理层的功能及结构,阐述了RapidIo的逻辑操作及包格式。在此基础上,设计了RapidIo串行物理层模块,并详细给出了其中的CRC检验码模块、8B/10B编解码模块、串并转换模块和通道同步模块等的设计原理及实现方案,讨论了电路的速度优化方法。为了研究RapidIo总线在嵌入式系统互连中的应用,提出了包括RapidIO模块、DMA模块、FIFO模块和片上存储器模块的通用RapidIO互连应用系统方案,分析了各模块的功能结构和参数设置,构建了’

3、Rapidl0串行物理层和互连应用系统的测试模型,测试了含自主设计的RapidIO串行物理层应用系统与含A1tera公司的Rapidl0串行物理层应用系统的读、写、流写和维护读写事务,并对测试结果进行了对比分析。测试结果表明,自主设计的RapidIO串行物理层模块和嵌入式互连应用系统可以正常工作,但与A1tera公司的RapidIO串行物理层模块的性能相比还有一定差距,需要继续对该串行物理层模块进行优化。关键词:高速传输接口;RapidIO;串行物理层;验证华北电力大学硕士学位论文ABSTRACT+I’hetr

4、adltlonalinterconnectbuscannolongmeettherequlrementsof‘theembeddedprocessorwhosef.requencyandperf-omanceisrapidlygrowingbecauseofits10wertransf.errateandofitssinlplesystemtop0109y.Inthissituation,theInternationalEmbeddedSystemInterconnectStandardsAssociation

5、proposedtheR-apidIOinterconnectbusprotoc01,whicha110wswidecommunicationrate⋯一from1Gbpsto60Gbpsandsupportsalmosteverykindofsystemtopology.Therefore,theresearchanddesignofRapidIO—basedhigh-speedtransferinterfacehaVeimportantpracticalsigni6canceforembeddedsyste

6、m.Inthebeginning,thepaperanalyzesthe向nctionandstructureoftheRapidIO’shierarchicalarchitecturewhichhaslogical1ayer’transportlayerandphysicallayerandintroducesthelogicoperationandpacketf-omatoftheRapidIO.Basedonthat,theRapidIOserialphysicallayermoduleisdesigne

7、d.Specifically,thepapergiVestheprinciplesandthedesignschemesoftheCRCblock,8B/10Bencodinganddecodingblock,serialandparalleltransf.0mationblockandchannelsynchronizationblockandthendiscussesthespeedoptimizationofthecircuit.InordertostudytheapplicationoftheRapid

8、IOinterconnectbusintheembeddedsystem,acommonRapidl0interconnectapplicationsystemisproposed.ThesystemincludesRapidIomodule,DMAmodule,FIFOmoduleandon—chipmemorymodule,eachofwhosefunctionstmcturesa

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。