素数检测器的设计与仿真

《素数检测器的设计与仿真》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、素数检测器的设计与仿真1.实验目的用逻辑图和VHDL语言设计素数检测器。2.实验内容的详细说明2.1.设计思想先定义一个4位的二进制输入组合N=N3N2N1N0和一个输出F，当N=1、2、3、5、7、11、13时该函数输出为1，其他情况为0。方法一是采用选择信号赋值的方法；方法二是采用基于进程的方法，2.2.实验原理2.2.1素数检测器逻辑图素数检测器逻辑图2.2.2素数检测器真值表十进制N3N2N1N0F0000001000112001013001114010005010116011007011118100009100101010100111011112

2、110001311011141110015111102.3VHDL程序（详见附录1）2.4仿真结果画图-功能仿真波形图VHDL方法一功能仿真波形图VHDL方法二功能仿真波形图3.实验总结：通过本次实验，我对素数检测器的功能有进一步的了解，也学会了用不同的方法来描述，对VHDL的结构体编写的各种方法更加熟悉。4.附录1（VHDL程序）4.1方法一libraryIEEE;useIEEE.std_logic_1164.all;entityprimeisport(N:inSTD_LOGIC_VECTOR(3downto0);F:outSTD_LOGIC);endp

3、rime;architectureprime1_archofprimeisbeginwithNselectF<='1'when"0001"

4、"0010"

5、"0011"

6、"0101"

7、"0111"

8、"1011"

9、"1101",'0'whenothers;endprime1_arch;4.2方法二libraryIEEE;useIEEE.std_logic_1164.all;entityprimeisport(N:inSTD_LOGIC_VECTOR(3downto0);F:outSTD_LOGIC);endprime;architectureprime2_ar

10、chofprimeisbeginprocess(N)variableN3L_N0,N3L_N2L_N1,N2L_N1_N0,N2_N1L_N0:STD_LOGIC;beginN3L_N0:=notN(3)andN(0);N3L_N2L_N1:=notN(3)andnotN(2)andN(1)andN(0);N2L_N1_N0:=notN(2)andN(1)andN(0);N2_N1L_N0:=N(2)andnotN(1)andN(0);F<=N3L_N0orN3L_N2L_N1orN2L_N1_N0orN2_N1L_N0;endprocess;endpri

11、me2_arch;