南理工EDA2DDS实现基于quartus

《南理工EDA2DDS实现基于quartus》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、一、设计内容简介DDS即DirectDigitalSynthesizer数字合成器，是一种基于全数字技术从相位概念出发直接合成所需波形的一种频率合成技术。具有相对带宽大，频率转换时间短,分辨力高，相位连续性好等优点，很容易实现频率相位和幅度的数控调制，广泛应用于通讯领域。木实验是设计一个频率和相位均可控制的具有止弦和余弦输出的直接数字频率合成器。二、设计目的1•学习运用EDA技术，使用FPGA实现直接数字频率合成器（DDS）o2•熟悉掌握QuartusII软件的使用方法。3•熟悉掌握各芯片的逻辑功能及使用。4•了解

2、下载板结构及其引脚分配。5•捉高动手能力以及捉岀问题分析问题解决问题的能力。三、实验设计要求（1）设计基本要求1、利用QuartusII软件和SmartSOPC实验箱实现DDS的设计；2、DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的RAM实现,RAM结构配置成212X10类型；3、具体参数要求：频率控制字K取4位；基准频率fc二1MHz,由实验板上的系统吋钟分频得到；4、系统具冇使能功能；5、利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦

3、波形；6、通过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观察加以验证；（2）设计提高部分要求1、通过按键（实验箱上的Si）输入DDS的频率和相位控制字，以扩大频率控制和相位控制的范围；(注意：按键后冇消颤电路)2、能够同时输出正余弦两路正交信号；3、在数码管上显示生成的波形频率；4、充分考虑ROM结构及正弦函数的特点，进行合理的配置，捉高计算精度;5、设计能输出多种波形(三角波、锯齿波、方波等)的多功能波形发生器;6、基于DDS的AM调制器的设计；7、自己添加其他功能。四、实验设计原理直接数字

4、频率合成器(DirectDigitalFrequencySynthesizer)是一-种基于全数字技术，从相位概念出发直接合成所需波形的-•种频率合成技术。工作原理是：先将己经数字化的正弦波(或三角波、方波)信号的幅值数据存储在波形存储器ROM或RAM屮，然后在标准时钟的作用下，通过控制电路按照一定的地址关系从ROM屮读出來，送入D/A转换为模拟波形，再通过低通滤波器，将D/A输出波形上的阶梯和毛刺滤除，即可获得所需波形的模拟信号。整体电路工作原理图如下图所示。DDS工作流程示意图如卜•图所示。(1)频率预置与调节

5、电路作用：实现频率控制量的输入；不变量K被称为相位增量，也叫频率控制字。(2)累加器频率控制字K加法器寄存器"Tfc相位量化序列相位累加器由N位加法器和N位寄存器构成。每来一•个时钟fc,加法器就将频率控制字K与累加寄存器输岀的累加相位数据相加，相加的结果乂反馈至累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用F,不断对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位。由

6、于相位累加器为N位，相当于把正弦信号在相位上的精度定为N位，所以分辨率为1/2若系统基准时钟频率为力，频率控制字K为1,则DDS输岀最小频率为力二£/2"；DDS输出的最高频率由Nyquist采样定理决定，即£/2(K的最大值为2N-1)；若K为B,则输出频率为：£=Bx£/2"。(1)波形存储器址波形ROM

7、正弦用相位累加器输出的数据作为波形存储器(ROM)的相位取样地址，这样就可把存储在波形存储器内的波形抽样值(二进制编码)经查表查出，完成相位到幅值的转换。(2)D/A转换器波形存储器的输出送到D/A转换器，

8、由它将数字信号转换成模拟信号输出。(3)低通滤波器Sin(t)Sin(t)低通滤波器的主要作用是滤除牛成的阶梯形止弦波中的高频成分，将其变成光滑的正弦波。如上图所示。核心结构图如下图所示余弦ROM五、各子模块设计原理与实现5.1分频电路本实验所需要频率有1MHz（时钟基准频率）、IKHz（动态显示扫描频率）、1Hz（频率和相位控制字产生电路的时钟信号）和0.5IIz（测频电路测试时钟）。由于实验箱所给频率为48MHz,于是对其进行48分频,48K分频,48M分频和96M分频分别得到1MHZ,IKHZ,1HZ和0.5

9、HZO与上次EDA2实验相同，所以木人在具体电路的设计上大致使用原实验分频电路。模8计数器电路（frequencydividel）如下图所示封装:8fdiv8div」8div_oinstl模1000计数器电路(frcqucncydividc2)如卜•图所示模2计数器电路(frequencydivide3)如下图所示CJ分频总电路如下分频电路总图16fdiv