hdl语言与asic原理（大学课件）高延军-[hdl语言与asic原理][课件习题答案][非完全适配]

《hdl语言与asic原理（大学课件）高延军-[hdl语言与asic原理][课件习题答案][非完全适配]》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、1.1.什么事硬件描述语言？它的主要作用是什么？答：硕件描述语言(HDL)是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。数字逻辑电路设计者利用它来描述自己的设计思想，然后用EDA工具进行仿真，再自动综合到门级电路，最后用ASIC或FPGA实现其功能。1.2.目前世界上符合IEEE标准的硬件描述语言有哪两种？它们各有什么特点？答：VerilogHDL和VHDL。VerilogHDL：(1)较多的第三方工具支持(2)语法结构比VHDL简单(3)学习起来比VHDL容易(4)仿真工具比较好使

2、(5)测试激励模块容易编写VHDL：(1)比VerilogHDL早几年成为IEEE标准(2)语法/结构比较严格，因而编写出的模块风格比较清晰(3)比佼适合由较多的设计人员合作完成的特大型项冃(一百万门以上)13简单叙述一下利用EDAI具并采用硕件描述语言(HDL)的设计方法和流程。答：釆用自顶向下的设计方法：从系统级开始把系统划分为基本单元，然后再把每个基本单元划分为下一层次的基本单元，一直这样做下去，直到可以直接用EDA元件库中的基本单元來实现为止。流程：(1)设计开发，即从编写设计文件・>综

3、合到布局布线・>电路生成这样一系列步骤(2)设计验证，即进行各种仿真的一系列步骤，如果在仿真过程中发现问题就返回设计输入进行修改。1.4.采用硬件描述语言设计方法的优点是什么？有什么缺点？答：优点：(1)电路的逻辑功能容易理解(2)便于计算机对逻辑进行分析处理(3)把逻辑设计与具体电路的实现分成两个独立的阶段來操作(4)逻辑设计与实现的工艺无关(5)逻辑设计的资源积累可以重复利用(5)可以由多人共同更好更快地设计非常复杂的逻辑电路(儿十万门以上的逻辑系统)1.5.专用集成电路(ASIC)技术：(

4、ApplicationSpecificIntegratedCircuit)在集成电路发展的基础上,结合电路和系统的设计方法，利用ICCAD/EDA/ESDA等计算机辅助技术和设计工具，发展而来的一种把实用电路或电路系统集成化的设计方法。其定义为将某种特定应用电路或电路系统用集成电路的设计方法制作到一片半导体芯片上的技术称为ASIC技术。其特点是体积小，成本低，性能优，可靠性髙，保密性强，产品综合性能和竞争力强。16集成电路分类：按结构分类，分为单片IC和混合IC,其屮单片IC分为双极型、MOS型

5、和BiMOS型，混合IC分为厚膜混合IC和薄膜混合ICo按规模分类，分为SSI/MSI/LSI/VLSI/ULSI/GSL按功能分类，分为数字电路，模拟电路和数模混合电路，其小数字电路包括组合逻辑电路和时序逻辑电路，模拟电路包括线性电路和非线性电路。1.7.摩尔定律：①芯片的复杂性(定义为在单块半导体芯片上有源元件的数目)约每18个月增加一倍；②每个新芯片大体上包含其前任两倍的容量，每个芯片的产生都是在前一个芯片产生后的18-24个月内。1.8•集成电路的行业特点：发展十分迅速，投资十分巨大，竞

6、争十分激烈，地位十分重要，前景十分美好。1.9.ASIC设计方法：全定制、半定制和可编程。其屮全定制ASIC是利用集成电路最基本设计方法(不使用现用库单元)，对集成电路中所有的元器件进行精工细作的设计方法。半定制设计方法又分成基于标准单元的设计方法CBIC(CellBasedIC)和基于门阵列的设计方法.1.10.常用可编程器件类型：可编程只读存储器PROM(ProgramableRead_onlyMemory)a通用阵列逻辑GAL(GenericArrayLogic)>可编程逻辑阵列PLA(P

7、rogramableLogicArray)>可编程阵列逻辑PAL(ProgramableArrayLogic)>可编程逻辑器件PLD(ProgramableLogicDevice)和复杂的可编程逻辑器件CPLD(ComplexProgramableLogicDevice)o1.9.ASIC设计流程：设计输入、逻辑综合、系统划分、布图前仿真、布图规则、布局、布线、提取（确定互连的电阻和电容）、布图后仿真。1.10.Verilog语言的三个主要部分：硬件描述语言VerilogHDL,程序语言接口PL

8、I和标准延时格式SDF。1.14.行为仿真：行为的验证和验证模块分割的合理性；前仿真：即RTL级仿真，检查有关模块逻辑执行步骤是否正确；逻辑综合：把RTL级模块转换成门级；后仿真：用门级模型做验证，检查门级的互连逻辑其功能是否正确；布局布线：在门级的基础上加上了布线延时；布局布线后仿真：与真实电路最接近的验证；2丄构成模块的关键词是什么？答：module,endmoduleo22什么叫综合？通过综合产生的是什么？产生的结果有什么用处？答：综合是通过综合器把行为级描述的模块转换为标准的门级结构网表