2007数字电子技术试卷B

2007数字电子技术试卷B

ID:41979199

大小:276.00 KB

页数:8页

时间:2019-09-05

2007数字电子技术试卷B_第1页
2007数字电子技术试卷B_第2页
2007数字电子技术试卷B_第3页
2007数字电子技术试卷B_第4页
2007数字电子技术试卷B_第5页
资源描述:

《2007数字电子技术试卷B》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、姓名学号学院专业座位号(密封线内不答题)……………………………………………………密………………………………………………封………………………………………线……………………………………线………………………………………_____________________…诚信应考,考试作弊将带来严重后果!华南理工大学期末考试《数字电子技术》试卷B注意事项:1.考前请将密封线内填写清楚;2.所有答案请直接答在试卷上(或答题纸上);3.考试形式:闭卷;4.本试卷共五大题,满分100分,考试时间120分钟。题号一二三四五总分得分评卷人一、单项选择题(在每小题的备选答案中

2、选出一个正确的答案,并将正确答案的字母填入下表中对应的格子里。每小题2分,共20分。)题号12345678910答案(1)F=A+BD+CDE+D可化简为()。a.A        b.A+D      c.D     d.A+BD(2)D触发器构成的电路如图所示,请判断该电路能实现何种触发器的功能。A、T触发器B、T´触发器C、JK触发器D、RS触发器 (3)下列逻辑电路中为时序逻辑电路的是()。    A.变量译码器    B.加法器     C.数码寄存器    D.数据选择器(4)N进制计数器的特点是设初态后,每来( )个CP,计数器又重回

3、初态。  A、N-1 B、N+1 C、N D、2N(5)利用异步预置数端构成N进制加法计数器,若预置数据为0,则应将( )所对应的状态译码后驱动控制端。  A、N B、N-1C、N+1(6)单稳态触发器具有( )功能。 A、计数 B、定时、延时 C、整形 D、定时、延时、整形(7)一个无符号8位数字量输入的DAC,其分辨率为( )位。A.1          B.3              C.4             D.8(8)下列A/D转换器中,转换速度最快的是(  B ),抗干扰能力最强的是(A )。   A.逐次逼近型    B.并行

4、比较型    C.双积分型(9)D/A转换器的转换精度决定于(    )。   A、分辨率      B、转换误差      C、分辨率与转换误差(10)下面D/A转换器的转换误差最小的是(    )。   A、1LSB            B、0.8LSB              C、0.5LSB二、判断题(5小题,共10分)(1)若两个函数具有不同的逻辑函数式,则两个逻辑函数必然不相等。( B )(2)石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。(B )(3)异步时序电路的各级触发器类型不同。( B )(4)PROM的或阵列(存储阵

5、列)是可编程阵列( A  )。(5)D触发器的特征方程Qn+1=D,而与Qn无关,所以,D触发器不是时序电路。(B )三、填空题(5小题,共10分)(1)逻辑代数中与普通代数相似的定律有( 交换律)、( 结合律)、(分配律 )。摩根定律又称为 (反演律 )。(2)常见的脉冲产生电路有(多谐振荡器 ),常见的脉冲整形电路有(斯密特触发器 )、( 单稳态触发器)。(3)时序逻辑电路按照其触发器是否有统一的时钟控制分为( 同步 )时序电路和( 异步 )时序电路。(4)半导体存储器分为(只读 )和(随机 )两类,二者最大的区别是(是否可写入 )。(5)A/

6、D转换过程有(采样   )、(   )、(   )、(   )四个步骤。取样频率至少应是模拟信号最高频率的( 2  )倍。四、分析、计算题(共35分)1、指出图所示电路的输出逻辑电平是高电平、低电平还是高阻态。已知图(a)中的门电路都是74系列的TTL门电路,图(b)中的门电路为CC4000系列的CMOS门电路。(7分)                     Ttl有影响0,0,1,高阻太Cmos没影响1,0,02、试画出图(a)所示电路在图(b)所示输入信号CP、X作用下输出Q1、Q2和Z的波形(Q1、Q2的初态为“0”)。(12分)Q1*=

7、XQ1’+x’Q1Q2*=Q2’+X’Q2Z*=Q1*Q2*3、用2—16进制同步加法计数器74LS161实现的计数器如图所示,试分析该电路。(1)两片之间采用何种进位方式?窜连(2)说明这是多少进制的计数器?(8分)4、分析图题所示电路,求输入S1、S0各种取值下的输出Y,填入表题中。(8分)五、设计题(25分)1、试用一个四位二进制加法器及门电路实现四位二进制减法运算,并要求画出逻辑图(二进制减法应该是被减数大于减数的情况)。四位二进制加法器的简化逻辑图如图所示(10分)2、三相步进马达对电脉冲的要求如图所示,要求正转时,三相绕组Y0、Y1、

8、Y2按A、B、C的信号顺序通电,反转时,Y0、Y1、Y2绕组按A、C、B的信号顺序通电(分别如图中的状态转换图所示)。同时

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。