电子信息工程专业教学大纲—eda技术及应用教学大纲

《电子信息工程专业教学大纲—eda技术及应用教学大纲》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、《EDA技术及应用》教学大纲课程编码：1041815课程性质：专业课程适用专业：屯子信息工程学分：3学分学时：54学时（其中理论36学时，实验18学时）开设学期：第6学期一、教学目的理解FPGA、ASIC电路的基本概念；熟练掌握利用quartusII软件设计常用电路的方法，提高学生分析和解决实际问题的能力，了解通用接口电路，初步做到能使用学过的电路知识解决简单的实际问题。二、重点难点1.重点：FPGA/CPLD结构与应用、QuartusII应用，VerilogHDL基本数据类型与命令语句，常用EDA设计方法、仿真验证。2.难点：VerilogHDL基本数据类型与命令语句与C语

2、言的差别，阻塞与非阻塞式差别。三、教学方法讲授法：教师讲授计算机体系结构的基本知识和研究现状。四、教学内容第一章概述（2学时）教学要求：了解EDA技术及其发展，了解硬件描述语言VerilogHDL,了解基于HDL的自顶向下设计方法。1.EDA技术及其发展2.EDA技术实现的目标3.硬件描述语言VerilogHDL4.其他常用描述语言5.HDL综合1.基于IIDL的自顶向下设计方法第二章EDA设计流程及其工具（2学时）教学要求：完整了解利用EDA技术进行设计开发的流程对于正确选择和使用EDA软件、优化设计项目、提高设计效率十分有益。本章要求了解FPGA/CPLD开发流程、ASI

3、C及其设计流程；熟练掌握常用EDA工具软件并予以应用。1.FPGA/CPLD开发流程2.ASIC及其设计流程3.常用EDA工具4.QuartusII简介5・IP核简介第三章FPGA/CPLD结构与应用（2学时）教学要求：熟悉可编程逻辑器件的结构和工作原理；掌握CPLD的乘积项原理和FPGA的查找表原理；掌握相关的编程下载和测试技术。1.可编程逻辑器件概述2.简单PLD原理3.CPLD的结构与工作原理4.FPGA的结构与工作原理5.硕件测试技术6.FPGA/CPLD产品概述7.编程与配置第四章VerilogHDL设计（6学时）教学要求：从整体上把握Verilog程序的基木结构和

4、设计特点以及与电路情景的对应关系，掌握Verilog语句结构、语法规则、语言要素和数据表示方法；掌握既定功能的电路模块描述方法；理解Verilog语句的特征（并行特征和顺序特征）；熟悉组合电路的VerilogHDL描述，吋序电路的VerilogHDL描述，掌握各种计数器的VerilogHDL设计方法1•组合电路的VerilogHDL描述2.时序电路的VerilogHDL描述2.计数器的VerilogHDL设计第五章QuartusII应用初步（6学时）教学要求：掌握Verilog的设计输入、综合、适配、仿真测试和编程下载等重要方法。1.基本设计流程2.引脚设置与硬件验证3.嵌入

5、式逻辑分析仪使用方法4.编辑的SignalTapII触发信号5•原理图输入设计方法第六章VerilogHDL设计进阶（4学时）教学要求：了解Verilog程序设计的内在规律；掌握VerilogHDL的数字系统设计技术。熟悉过程结构，if语句，重点掌握不同类型的分频电路设计。1•过程结构中的赋值语句2.过程语句归纳3.移位寄存器之VerilogHDL设计4.if语句概述5•双向和三态电路设计6•不同类型的分频屯路设计第七章宏功能模块与IP应用（4学时）教学要求：掌握LPM功能模块，了解每一个模块的功能、参数含义、使用方法等。掌握常用的模块的使用方法。1•宏功能模块概述2.LPM

6、计数器模块使用方法3.基于LMP的流水线乘法累加器设计4.LMP随机存储器的设置和调用5.LMP-ROM的定制和使用示例6.在系统存储器数据读写编辑器应用第八章有限状态机设计（4学时）教学要求：了解有限状态机及其设计技术。了解只有从电路状态的角度去考虑，才能从根本上把握可靠、高效的时序逻辑的设计关键。1.VerilogHDL状态机的一般形式2.Moore有限状态机3.状态机图形编辑4.毛刺非法状态处理5.硬件数字技术排除第九章VerilogHDL仿真验证（4学时）教学要求：掌握仿真验证的关键步骤，掌握对应各种条件的测设向量，熟悉常见的仿真工具Modelsim的使用。1.Ver

7、ilog仿真验证与仿真流程2.使用ModclSim仿真3.其他仿真语句4.延时模型第十章SOPC技术（2学时）教学要求：了解NiosII的基本结构、功能以及软硬件构建和调试流程，了解SPOC的设计流程，熟悉N1OS11嵌入式系统的设计方法。1.NiosII嵌入式CPU核2.NIOSII设计流程及外围接口3.N10S11系统设计流程*4.NIOSII系统深入设计*5.SOPC综合设计五、考核要求分作业考核、实验考核和期末考核两部分，期末考核以闭卷笔试的形式进行。最终成绩采取百分制，作业考核占10%,实验考