专用集成电路综合设计题目与要求

专用集成电路综合设计题目与要求

ID:41783254

大小:148.82 KB

页数:4页

时间:2019-09-02

专用集成电路综合设计题目与要求_第1页
专用集成电路综合设计题目与要求_第2页
专用集成电路综合设计题目与要求_第3页
专用集成电路综合设计题目与要求_第4页
资源描述:

《专用集成电路综合设计题目与要求》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、专用集成电路综合设计题目与要求:题忖:4位10进制频率计ASIC设计要求:VHDL代码参考下面(VHDL实验三8位16进制频率设计),将VHDL代码转化为逻辑电路图后在tanner软件的S-EDIT上重画,用T_spice完成模拟分析、用L_EDIT完成口动布局布线形成版图、并完成WS对比等完整的设计过程。依据设计过程写出设计报告。VHDL实验三8位16进制频率计设计(1)实验忖的:设计8位16进制频率计,学习较复杂的数字系统设计方法。⑵实验原理:根据频率的左义和频率测虽的基木原理,测定信号的频率必须冇一个脉宽为]秒的输入信号脉

2、冲计数允许的信号;1秒计数结束后,计数值被锁入锁存器,计数器清0,为下一测频计数周期作好准备。测频控制信号可以由•个独立的发牛器來产主,即图3・2中的FTCTRLc根据测频原理,测频控制时序可以如图3・1所示。设计要求是:FTCTRL的计数使能信号CNT_EN能产牛…个1秒脉宽的周期信号,并对频率计屮的32位二进制计数器COUNTER32B(图3・2)的ENABL使能端进行同步控制。当CNT_EN高电平时允许计数;低电平时停止计数,并保持其所计的脉冲数。在停止计数期间,首先需要一个锁存信号LOAD的[•跳沿将计数器在前1秒钟的计

3、数值锁存进锁存器REG32B屮,并由外部的16进制7段译码器译出,显示计数值。设置锁存器的好处是数据显示稳定,不会由于周期性的清0信号而不断闪烁。锁存信号后,必须有一清0信号RST_CNT对计数器进行清零,为卜T秒的计数操作作准备。(3)实验内容1:分别仿真测试模块例7-7、例7-8和例7-9,再结合例7-10完成频率计的完整设计和硕件实现,并给出其测频吋序波形及其分析。建议选实验电路模式5;8个数码管以16进制形式显示测频输出;待测频率输入FIN山clxkO输入,频率可选4Hz、256HZ、3Hz...50MHz等;1HZ测频

4、控制信号CLK1HZ可由clock2输入(用脚戯选1Hz)。注意,这时8个数码管的测频显示值是16进制的。⑷实验内容2:将频率计改为8位1()进制频率计,注意此设计电路的计数器必须是8个4位的1()进制计数器,而不是1个。此外注意在测频速度上给予优化。⑸实验内容3:用LPM模块取代例7-8和例7-9,再完成同样的设计任务。⑹实验内容4:用嵌入式锁相环PLL的LPM模块对•实验系统的50MHz或20MHz时钟源分频率,PLL的输出信号作为频率计的待测信号。注意PLL的输入时钟必须是器件的专用时钟输入脚,目.输入频率不能低于16MH

5、z。(7)实验报告:给岀频率计设计的完整实验报告。【例7・7】LIBRARYIEEE;--测频控制电路USEIEEE・STD_LOGIC_1164・ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYFTCTRLIS--1Hz--计数器时钟使能--计数器清零一输出锁存信号--丄Hz时钟2分频PORT(CLKK:INSTD_LOGIC;CNT_EN:OUTSTD_LOGIC;RST_CNT:OUTSTD_LOGIC;Load:OUTSTD_LOGIC);ENDFTCTRL;ARCHITECTUREbe

6、havOFFTCTRLISSIGNALDiv2CLK:STD_LOGIC;BEGINPROCESS(CLKK)BEGINIFCLKK1EVENTANDCLKK='I1THENDiv2CLK<=NOTDiv2CLK;ENDIF;ENDPROCESS;PROCESS(CLKK,Div2CLK)BEGINIFCLKK='01ANDDiv2CLK=10'THENRST_CNT<='I1产生计数®ft零信号ELSERST_CNT<='O';ENDIF;ENDPROCESS;Load<=NOTDiv2CLK;CNT_EN<=Div2CLK;

7、ENDbehav;【例呦LIBRARYIEEE;-・32位锁存器USEIEEE・STD_LOG:IC_:L:L64.ALL;ENTITYREG32BISPORT(LK:INSTD_LOGIC;DIN:INSTD_LOGIC_VECTOR(31DOWNTO0);DOUT:OUTSTD_LOGIC_VECTOR(31DOWNTO0));ENDREG32B;ARCHITECTUREbehavOFREG32BISBEGINPROCESS(LKZDIN)BEGINIFLK'EVENTANDLK=THENDOUT<=DIN;ENDIF;EN

8、DPROCESS;ENDbehav;【例7-9]LIBRARYIEEE;--32位•数器USEIEEE・STD_LOGIC_1:L64.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCOUNTER32BISPORT(FIN:I

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。