实验七指令译码器的设计与调试(含框图)

实验七指令译码器的设计与调试(含框图)

ID:41736161

大小:127.36 KB

页数:15页

时间:2019-08-31

实验七指令译码器的设计与调试(含框图)_第1页
实验七指令译码器的设计与调试(含框图)_第2页
实验七指令译码器的设计与调试(含框图)_第3页
实验七指令译码器的设计与调试(含框图)_第4页
实验七指令译码器的设计与调试(含框图)_第5页
资源描述:

《实验七指令译码器的设计与调试(含框图)》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、实验七控制器-指令译码器的设计与调试1实验目的(1)理解控制器中“指令译码器”的作用和重要性。(2)学习设计指令译码器。2实验原理指令译码器是计算机控制器中最重要的部分。所谓“组合逻辑控制器”就是指指令译码电路是由组合逻辑实现的。组合逻辑控制器又称硬连线控制器,是早期设计计算机的一种方法。这种控制器中的控制信号直接山各利啖型的逻辑门和触发器等组合产生。这样,一旦控制部件构成后,除非重新设计和物理上对它重新连线,否则要想增加新的功能是不可能的。结构上的这种缺陷使得硬连线控制器的设计和调试变得非常复杂而且代价很人。所以,

2、硬连线控制器曾一度被“微程序控制器”所取代。但是随着新一代机器及VLSI技术的发展,这种控制器又得到了重视,如RISC机广泛使用这种控制器。1).组合逻辑控制器原理图1是组合逻辑控制器的结构方框图。逻辑网络的输入信号来源冇三个:(1)指令操作码译码器的输出b(2)來自时序发生器的节拍电位信号几;(3)來自执行部件的反馈信号坊。逻辑网络的输出信号就是微操作控制信号,用来对执行部件进行控制。组合逻辑控制器可描述为:某一微操作控制信号是指令操作码译码器的输出/“、时序信号(节拍电位信号£)和状态条件信号切的逻辑函数。即Cm

3、=f(In'Tic,Bj)用这种方法设计控制器,需要根据每条指令的要求,让节拍电位和时序脉冲有步骤地去控制机器的各有关部分,一步一步地执行指令所规定的微操作,从而在一个指令周期内完成一条指令所规定的全部操作。一般来说,组合逻辑控制器的设计步骤如下。(1)绘制指令流程图为了确定指令执行过程所需的基本步骤,通常是以指令为线索,按指令类型分类,将每条指令归纳成若干微操作,然后根据操作的先后次序画出流程图。(2)安排指令操作时间表指令流程图的进一步具体化,把每一条指令的微操作序列分配到各个机器周期的各个时序节拍信号上。要求尽

4、量多的安排公共操作,避免出现互斥。(3)安排微命令表以指令流程图为依据,表示出在哪个机器周期的哪个节拍冇哪些指令要求哪些微命令。(4)进行微操作逻辑综合根据微操作时间表,将执行某一微操作的所有条件(哪条指令、哪个机器周期、哪个节拍和脉冲等)都考虑在内,加以分类组合,列出各微操作产生的逻辑表达式,并加以简化。(5)实现电路根据上血所得逻辑农达式,用逻辑门电路的组合或大规模集成电路來实现。3实验要求1).实验设计目标本实验要求根据所给的指令系统(见附件1,硬件结构参见附件2)设计指令译码器,本实验指令译码器的设计相对比较

5、简单,节拍(11、12和t3)因素只在存储器读写时需要对存储器地址分时使用时需要考虑,这里暂不考虑节拍脉冲t,也就是说微操作控制信号只是指令操作码h和用的函数:Cm二f(In,Bj)式中的In主要代表指令操作码IR[15..12],还有辅助操作码(如算术逻辑指令时的IR[2.・0],我们这里要求只考虑指令操作码IRC15..12]及反馈信号氐(进位标志C和零标志Z)。要求产生的微操作控制信号如下:op.code控制ALU进行8种运算操作的3位编码。c_z_j_flag为1表示需要条件转移。ljjnstruct为1表示

6、本条指令是条“JMPADR”指令。DRWr为1表示在t3的下降沿将本条指令的执行结果写入1=1的寄存器。Mem_Write为1表示木条指令冇存储器写操作,存储器的地址是冃的寄存器的内容。DW_intruct为1表示本条指令是双字指令。change_z为1表示本条指令可能改变z(结果为0)标志。change_c为1表示本条指令可能改变c(进位)标志。sel_memdata为1表示木条指令写入日的寄存器的值来白读存储器。2).顶层设计实体的引脚要求引脚要求的对应关系如下:(1)指令IR[15・.12]对应实验台开关SD:

7、—SDoinput进位C对应实验台开关SD4结果为0标志Z对应实验台开关SDs(2)控制信号对应如-H:outputopcode[2..0]扌口不灯R2、Ri>Roc_z_j_flag指示灯&1j_instruct指示灯RiDRWr指小刘RsMem_Writo指水灯KeDWintruct指不灯Rrchangez指示灯Rschange_c指示灯R9sel_memdata扌旨不灯Rio4实验步骤(1)实验台设置成FPGA-CPU独立调试模式REGSEL=0、CLKSEL=1、FDSEL=0。使用实验台上的单脉冲,即STE

8、PCLK短路子短接,短路子RUN_CLK断开。(2)将设计在QuartusII下输入,编译后下载到TEC-CA上的FPGA中。(3)拨动实验台上的开关SDlSD。,改变IR[15・・12]、进位标志C和结果为0标志Z,观察指示灯Rio-Ro显示的控制信号,并填写表1和表2。5补充题(1)如果考虑辅助指令操作码,指令译码器如何改进?(2)如果加上

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。