EDA基础实验设计+多功能时钟

《EDA基础实验设计+多功能时钟》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、EDA系统设计报告书设计题冃：EDA与数字系统设计学院名称：电气与自动化工程学院专业（班级）：20014电气工程及其自动化姓名（学号）：起讫日期：2016年5月10日一2015年7月20日指导教师：目录分配、下载/实验验证0000000000000000000000000000000000000000000实验一：QuartusII使用练习，完成一个与门电路的图形设计输入编译、仿真、管脚1实马佥二：用与门实现3-8译码器0000000000000000000000000000000实验三：用74161和与非门实现十进制加法计数器ooooooo

2、ooooooo实验四：六十进制加法计数器00000000000000000000000000000000。实验五:设计一个电路，使八个数码管依次显示0.1.2....900000实验六：设计一个电路，使两个数码管显示01~12的十二进制计数，两个数码管显示00~59白勺制ooooooooooooooooooooooooooooooooooooooooo11综合实验：多功能时钟设计0000000000000000000000000000000000实验一：QuartusII使用练习PLD设计步骤1、进入E：盘，新建一个工作目录（用户库）），用英

3、文字，母++数字命名（E：ZXY）o2、进入WindowsWindows桌血，打开Quartusll9.1o3、创建工程File—NewProjectWizard,!程名和顶层实体名均为zando4、指定冃标器件，工程总结5、设计输入：打开原理图编辑器BlockDiagram/SchematicFile进行编辑。如图：放置与门、输入、输出元器件并添加连线TaskR曰►CompileDesign▼—4Ar•erTasksFlow(CojipllatlonQQuartusII-E:/ZWY/ZAND・ZAND・4IIIIII0kAO

4、迢File

5、EditViewProjectAssignmentsProcessingToolsWindowHelpI■I占IXD4口(3鸟4P,：＞

6、zand■丿丿・■色Blockl.bdr-金％心旳

7、◎FtojfDEgnUMJ6、编辑元成后保存文件为zand.bdfo7、编译:选择"Processing”下的wStartCompilation”项，检査语法错误仿真:新建波形文件,编辑vwf文件,在“Processing”下选择“StartSimulation启动仿真得到仿真结果。9、根据EP2C5Q208C8管脚分配方案进行管脚分配：选择Assignm

8、ents菜单屮的Pin栏，显示信号列表和冃标芯片的管脚图，输入端口a,b与开关相连，输出端口y与发光二极管相连。如图Named:Q二1《因Edit:X

9、^

10、

11、PIN47Filter:

12、Pins:all二

13、NodeNameDirectionLocationI/OBank1LAInputPIN_4712»BInputPIN.4813金YOutputPIN6344vvnmwnode»管脚分配后，需要对工程再编译一次，以便将输入输出管脚的连接关系存入设计，并产牛zand.sofzand.sof文件。CompilationReport・FlowSumm

14、aryZAND.bdf•?■*.10、下载：(1)关闭实验箱电源。(2)用USBUSB下载器连接计算机和目标器件的JTAGJTAG口。(3)打开实验箱电源。(4)选择""ToolsTools""菜单下的"Prognimmei*"命令。确认对话框中信息：Hardware：Usbblaster；Mode：JTAG；File：zand.sof；device：EP2C5Q2Q208C8。在＜4Program/Configure^复选框内扌J"7”,(5)点击“Start”按钮开始下载，便将设计(zand.sof)载入FPGA目标器件。11、在实验箱上

15、进行实验验证=输入端a、b对应的管脚pin47、pin48接实验箱的SI1、S10,拨上为1，拨下为0,输出端接LED,高电平亮，低电平喑。得到以下逻辑关系，和与门逻辑一致，因此得到验证。数据开关abY000010100111实验二：3-8译码器的设计一、分析在熟悉实验一的基础上，编辑一个3-8译码器。设计输入部分应符合如下逻辑:ABCY000Y01001Y11010Y21011Y31100Y41101Y51110Y61111Y71令A、B、C为1,A、B、C为0得到70=ABCn=ABCY2=ABCY3=ABCY4=ABCY5=ABCY6=

16、ABCY1=ABC二、PLD操作依照逻辑图设计，制作如下原理图，并编译仿真，分配管脚三、验证下载到试验箱匕验证得pin47pin48pin56pin80pin77p