多功能数字时钟的设计_eda课程设计报告

多功能数字时钟的设计_eda课程设计报告

ID:4450139

大小:3.71 MB

页数:68页

时间:2017-12-01

多功能数字时钟的设计_eda课程设计报告_第1页
多功能数字时钟的设计_eda课程设计报告_第2页
多功能数字时钟的设计_eda课程设计报告_第3页
多功能数字时钟的设计_eda课程设计报告_第4页
多功能数字时钟的设计_eda课程设计报告_第5页
资源描述:

《多功能数字时钟的设计_eda课程设计报告》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、多功能数字时钟的设计1绪论1.1设计目的本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上,了解EDA技术,加深对计算机体系结构的理解。通过学习的VHDL语言结合电子电路的设计知识理论联系实际,掌握所学的课程知识,学习VHDL基本单元电路的综合设计应用。通过对实用数字钟的设计,巩固和综合运用计算机原理的基本理论和方法,理论联系实际,提高设计、分析、解决计算机技术实际问题的独立工作能力。1.2设计要求(1)熟练掌握VHDL语言的结构特点并能运用到具体实际中。(2)学会利用复杂的可编程逻辑器件进行简单的电子系统设计。(3)熟悉并掌握基于EDA实验开

2、发系统设计实际问题的方法和步骤。(4)通过设计过程提高自己运用所学知识来分析解决问题的能力。1.3设计内容本课程设计中使用Altera公司的EP2C35系列的FPGA芯片,利用SOPC-NIOSII-EP2C35开发板上的资源和QuartusII软件,实现一个多功能数字时钟。本设计的任务要求显示格式为小时-分钟-秒钟,整点报时,报时时间为10秒,即从整点前10秒钟开始进行报时提示,喇叭开始发声,直到过整点时,在5秒LED开始闪烁,过整点后,停止闪烁。系统时钟选择时钟模块的10KHz,要得到1Hz时钟信号,必须对系统时钟进行10,000次分频。调整时间的

3、的按键用按键模块的S1和S2,S1调节小时,每按下一次,小时增加一个小时,S2调整分钟,每按下一次,分钟增加一分钟。另外用S8按键作为系统时钟复位,复位后全部显示00-00-00。扩展内容:用16*16点阵显示实现日期的动态显示用4×4键盘阵列键盘替换按键实现日期、时钟的调整,用液晶显示模块日期、时间的显示。1.4设计环境本次课题设计方要用到的开发环境是Altera公司的EDA设计工具软件QuartusII。68Altera公司的工作与EDA厂家紧密结合,使QuartusII软件可以与其它工业标准的设计输入、综合和校验工具相连接。设计者可以使用Alte

4、ra或标准EDA输入工具进行设计,使用QuartusII编译器对Altera器件的设计进行编译,并使用Altera或其它EDA校验工具进行仿真。目前,QuartusII支持与Cadence,MentorGraphics,Synopsys,Viewlogic等EDA工具接口。QuartusII的设计输入、处理和校验功能都集中在统一的开发环境下,这样可以加快动态调试,缩短开发周期。QuartusII软件支持多种硬件描述语言设计输入,包括VHDL,VerilogHDL和Altera自己的硬件描述语言AHDL。QuartusII软件提供丰富的库单元供设计调用,

5、其中包括74系列的全部器件和一些基本的逻辑门,多种特殊的逻辑宏功能(Macro-Function)以及新型的参数化的兆功能(Mage-Function).调用库单元进行设计,可以大大减轻工作量。682VHDL简介2.1VHDL硬件描述语言简介模块是VHDL的基本描述单位,用于描述某个设计的功能或结构及其与其他模块通信的外部端口。一个设计的结构可使用开关级原语、门级原语和用户定义的原语方式描述;设计的数据流行为使用连续赋值语句进行描述;时序行为使用过程结构描述。一个模块可以在另一个模块中使用。说明部分用于定义不同的项,例如模块描述中使用的寄存器和参数。语

6、句定义设计的功能和结构。说明部分和语句可以散布在模块中的任何地方;但是变量、寄存器、线网和参数等的说明部分必须在使用前出现。为了使模块描述清晰和具有良好的可读性,最好将所有的说明部分放在语句前。本书中的所有实例都遵守这一规范。在模块中,可用下述方式描述一个设计:(1)数据流方式;(2)行为方式;(3)结构方式;(4)上述描述方式的混合。VHDL模型中的所有时延都根据时间单位定义。在顺序过程中出现的语句是过程赋值模块化的实例。模块化过程赋值在下一条语句执行前完成执行。过程赋值可以有一个可选的时延。时延可以细分为两种类型:(1)语句间时延:这是时延语句执行

7、的时延。(2)语句内时延:这是右边表达式数值计算与左边表达式赋值间的时延。在VHDL中可使用如下方式描述结构:(1)内置门原语(在门级);(2)开关级原语(在晶体管级);(3)用户定义的原语(在门级);(4)模块实例(创建层次结构)。683各模块电路及其简介3.1分频器模块图3.1分频器模块因为本实验选用频率为10KHZ,对于秒表的计时和进行数码管的动态扫描来说,频率都太大了,因此要将10KHz进行分频处理,本次设计将分成1Hz频率。3.2控制调节模块图3.2控制调节模块本模块用于时间与日期的切换与时间的调节、日期的调节以及复位调节,其中K1用于时间与

8、日期的切换,S1、S2用于时间的调节,S3、S4、S5用于日期的调节,最后S8为复位按键。68

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。