状态机控制的流水灯设计

《状态机控制的流水灯设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、《EDA》设计报告题B：状态机控制的流水灯设计学院：电子信息与电气工程学院专业：电子信息工程班级：姓名:1课题简介在计算机技术的推动下，电子技术获得了飞速的发展，现代电子产品几乎渗透于社会的各个领域，有力的推动社会生产力的发展和社会信息程度化的提高，同时又促使现代电子产品性能的进一步提高，产品更新换代的节奏也越来越快。EDA技术作为现在电子设计技术的核心，它依赖功能强大的计算机，在EDAX具软件平台上，对硬件描述语言Verilog语言为系统描述手段完成的设计文件，自动的完成逻辑化简，逻辑分割，逻辑综合，结构综合，以及逻辑优化和仿真测试等功能。Verilog语言在这个信息飞速发展的

2、时代已经显得尤为重要。2设计目的1•通过本次课程设计掌握QuartusII环境下的基本电路设计方法。2.掌握状态机的Verilog设计方法3.学习仿真工具的使用方法4.熟悉Verilog语言编程3设计任务1.设计一个状态机控制8个LED灯进行花样显示2.花样不少于6种3.同时用数码管显示4.使蜂鸣器报警4设计方法通过锁相环进行分频，进行时钟控制。流水灯的每一种花形与状态机联系起来进行控制。花形的顺序显示由三个按键控制。5设计步骤a.8个流水灯的6种显示花样模块的建立3TOP.bdf1C3moduleled_waterl(2xnpucclkr3input4oucpucreQ[7:0

3、]led):5wxxeclk_Xed;6reg[23:0]cnt_T;7always@(posedgeelkorneged^e8E39(!rsc_n)1OS11entT<—O;12end13else14SbeQxn15enzT<—cnt_T*l•bl:16end17end18assignclJc_led"cnt_T[23];

4、19always@(posedQeclJc_led)20C3beaxn21if(led—8•bO)22led<-8・b11111111;23else2425led<—{led[6:O]r1•bO>;26end2728endmodule29图1点兄后从右向左依

5、次熄灭X23今567a9101112X3141516171819202122232425262728Xnpuccl)crinpucm■匸oucpucreQ(7:0)led);wireclJc_led;xcq[23:0]ent_T;alwaystoeQxn±ralwaysbeQXnendmoduleQ(posedQecX)cornegedgerstn)•rst_n)ioeQXncnt_T<—O;endeXsekDCQXncnt_T<—cnt^T-^l•bl:endendclJc_led—cnt_T(23);@(posedaecDc_led)图2点亮后从左向右依次熄灭11S(hhbb

6、hhhhhhhhhhhbbhhhbhhhi2inpucclJcr3inputrst_nr4outputreg[7:0]led);5wireclk_led;6reg[23:0]cnt_T;7always@(posedgeelkornegedgerst_n)8Sbegin9xf(!rst_n)10E3begin11entTV=O;12end13else14C3begin15cnt_T<—cnt_T+l•bl;16end17end18assignclk^led—cnt_T[23];19always@(posedgeclJc_led>20Sbegin21if(led~8•bO)22led

7、<=8•bOOOOOOOl;23else2425led<-{led(6:0]rl*bO};26end2728endmodule29图3从右向左依次点亮1E3moduleled_water4(23xnpuccl)crxnpurrst_nr4ouepuereQ[7:O]led);5wirecl)c_lecl;67reg(23:O]cnt_T;always@dgecl)eor=•匕_n)8ebeg±n9Xf(!rst_n)1OabeQXn丄丄cncT<«O;12end13else14S3begXn15entT<—entT*1•bl;16end17end18assXonu丄)c_lecl

8、"cnt_T(23):19always9(po^eci^eclk_ledl)20Sbe^Xn21if(led—8・bO)22Xed<—8*1^X0000000;23else2今25led<-{1fbOrled[7:1)};26end2728endmodule29图4从左向右依次点亮123456reg[23:0]cnt_T:7always&(posedgeelkornegedgeBSbegin9If(!rst_n)10Sbegin11cnt_T<-0;12end13else14eb