数字电路课程设计(TTL)

数字电路课程设计(TTL)

ID:41708146

大小:82.14 KB

页数:8页

时间:2019-08-30

数字电路课程设计(TTL)_第1页
数字电路课程设计(TTL)_第2页
数字电路课程设计(TTL)_第3页
数字电路课程设计(TTL)_第4页
数字电路课程设计(TTL)_第5页
资源描述:

《数字电路课程设计(TTL)》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、作者:刘家豪(2013030103022)刘芳(2013030301028)日期:2015/4/6TTL数字逻辑电路综述刘家豪(2013030103022)刘芳(2013030301028)(电了科技人学,微电了与固体电了学院,四川,成都)(电子科技大学,微电子与固体电子学院,四川,成都)摘要:现代电路得以发展到如今超大规模集成的程度,主要是由于数字逻辑门电路的快速发展与应用,将上亿个基本逻辑单元通过设计与工艺集成在单个硅片上,由此形成高速,低功耗的片上系统(SOC)o现在电了技术发展至今,已经出现了多种实现基本逻辑运算和复合逻辑运算的基本们电路。

2、具中,应用最为广泛的两种门电路为COMS(ComplementaryMetalOxideSemiconductor),即互补金属氧化物半导体和TTL(transistortransistorlogic)即晶体管-晶休管逻辑。CMOS电路虽具有低功率的优势,但其在运算速度,延迟时间远不及TTL逻辑,因此TTL电路在现代电了产业中依然具有较大的作用。本文将从原理,结构,应用等方面对TTL逻辑电路进行分析。关键词:TTL;数字逻辑电路:TTLH电路;或非门,与非门,反相器;TTL集成电路,即晶体管与晶体管耦合逻辑电路,是双极型晶体管集成在一块硅片上制成。

3、国产TTL集成电路由T1000至T4000系列,其屮每个系列又分为54和74系列,其区别主要在工作温度和环境上,54系列为军用,74系列为商用。TTL电路对电源电压的稳定性要求十分严格,只允许在5V(±10%)范围工作。如果电源电压超过5.5V会损坏器件,若电压低于4.5V逻辑器件也不能正常工作。同时为了防止动态尖峰电流造成的干•扰,常常在电源和地线之间接入滤波屯容。电路的各个输入端不能直接与高于5.5V和低于-0.5V的低内阻电源连接。同吋TTL电路的输入端不允许直接接地或者电源,也不能够并联使用。一.TTL逻辑电路结构图与原理:1.TTL反相器

4、:结构图DVi1输入级&21.6k12输出级中间级同时输出两个相位相反的信号,作为L和Ti输出级的驱动信号;作用:输入级A和电阻局组成。用于提高电路的开关速度,T2的集电结和发射极工作原理:(1)当输入为低电平BS1=°>>‘BS1(/7=丫2、0.2V)时,T1深度饱和,/Bi=vcc-yBi.1()25niAT3截止,T4、D导通,vO=Vb4-Vbe4-Vd=3.6V,即输出为高电平。(2)当输入为高电平(VI=3.6V),T2,T3饱和导通,T1处于倒置的放大状态,T4和D截止,使得输出为低电平V0=0.2V.采用输入级以提高工作速度,当T

5、TL反相器输入端有3.6V变化到0.2V的瞬间,T2,T3管的状态变化滞后于T1管,处于导通状态.Ti管Je正偏、Jc反偏,A工作在放大状态。A管射极电流(1+0Q"很快地从G的基区抽走多余的存储电荷,从而加速了输出由低电平到高电平的转换。1.TTL与非门:典型TTL与非的结构图如下,同样由输入级,屮间级和输出级三部分组成,逻辑符号见右下角。Y(-)输入级:输入级由多发射极三极管Vi和电阻&组成,实现与逻辑功能。其中仏是一个多发射极三极管。它相当于若干个发射极独立、基极和集电极分别并联在一起的三极管。(-)中间级:屮间放大级由呂、心和心组成。从也管

6、的集电极和发射极输出两个相位相反的信号,作为V3和V5的驱动信号。(三)输岀级:输岀级由也、£、乂和&、他组成,这种电路形式称为推拉式电路。其中百构成反相器,实现非逻辑功能,也、百组成复合管,作为g的有源负载。工作原理:(-)当输入端全部接高电平(3.6V)时,也管的所冇发射结均为反向偏置,而集电结处于正向偏置。此时,电源VCC通过R1和Vi的集电结向V2管提供足够的基极电流,使色管饱和导通,V2管的发射极电流在R3上产生的电压降使论管处于饱和状态,输出低电平,约为0.3V。与此同时,也管的集电极电位为:«2=1V.由于%=%此电位值使V,管导通,

7、V3管的发射极电位见*1V-0.7V=0.3V,这也是£管的基极电位,而V(管的发射极电位弘二屜5^0.3V,*管必然截止。即输入全为高电平,输岀为低电平。(-)当输入端任意一个或几个为低电平(0.3V)时,W管中接低电平的输入端的发射结正偏导通,仏管的基极电位等于输入端的低电平加上发射结的导通电压,即偽〜0.3V+0.7V=1U。因为偽加在£管的集电结以及V2管和%管的发射结,所以呂管和Vs管处于截止状态。由于V2管截止,电源VCC经R2向%管提供基极屯流使%管导通,V3管的发射极电位亦即百管的基极电位为仏=如一1魁一见因0很小,咯金可忽略不计,

8、所以见~5V-0.7V=4.3V该电位值使也管导通。输出电位为仏二见-&4=4.3V-0.7V二3・6V即输入端任意一个或

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。