数字电路基础_D06-04可编程阵列逻辑

《数字电路基础_D06-04可编程阵列逻辑》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、6.4可编程阵列逻辑可编程阵列逻辑(ProgrammableArrayLogic,PAL)是20世纪70年代末期推出的产品，PAL采用双极型工艺，熔丝编程方式。6.4.1PAL的基本结构或阵列—㈠丨丄丄丄ICDDDDDD与阵列MYO.6-4-1PAL的基木门阵列结构PAL器件由可编程的与阵列，不可以编程的或阵列和输出电路三部分组成。图6-4-1所示是PAL的基本门阵列结构，有3个输入ToTk12,6个乘积项，3个输出，习惯表示为3X6X3PALo由图可见，在未编程前，与阵列交叉点上全面冇X,表示均冇熔丝接通。编程将无川的熔丝熔断，即得到所需的电路。或阵列交叉点上全画有・，为

2、硬线连接，不可以编程。20或阵列PAL编程后的电路结构图6-4-2图6-4-2所示为PAL编程后的电路结构图，其逻辑函数表达式为：。0=/。人+“0。1=/（）/】+/（）人。2=十/。人厶各种型号PAL器件的棊本门阵列结构是相似的，为了增加使用的灵活性及扩展器件的功能，PAI.器件有几种不同的输出和反馈结构。6.4.2PAL的输出与反馈结构1.基本组合输出结构棊本组合输出结构也称为专用输出结构，如图6-4-3所示。图中输出部分釆用或非门，相当于在PAL基木结构的棊础上加入反相器，输出为低电平冇效。如果输出部分没冇加反相器，是或门输出，输出高电平有效。有些PAL器件输出端采川

3、互补输出结构。基本组合输出结构PAL的特点是所有设置的输出端只能作输出使用，输出只有输入来决定，适用于组合逻辑电路。PAL10H8、PAL10L8、PAL16C1等等都属于基本组合输出结构的PAL器件。1.可编程输入输岀结构可编程输入输出结构如图6-4-4所示。ENI/O图6-4-4可编程输入输出结构输出端接一个可编程控制的三态缓冲器Gio三态缓冲器G1的控制信号EN市最上面的一个与门乘积项控制。若EN=0；三态缓冲器G1处于高阻态，I/O端作为输人端用，通过G2送入信号；若EN=1,三态缓冲器被选通，I/O端作为输出端用，三态缓冲器G2作反馈缓冲器用，将输出反馈回输入。反馈

4、能否起作用，由与门的编程决定。PAL20L10.PAL16L8等等属于可编程输入输出结构的PAL器件。1.寄存器输出结构在输出三态缓冲器和与一或逻辑阵列之间串进了D触发器纽成的寄存器，触发器的状态经过互补输出的缓冲器反馈到与逻辑阵列的输入端，如图6-4-5所示。当CP上升沿到达时，将或门的输出（乘积项之和）存人D触发器，并通过三态缓冲器G1送至输出端。通过G2将Q非端输出信号反馈到与门阵列。这样PAL器件就有了记忆功能，可以实现时序电路的功能。为了容易实现対寄存器状态的保持操作，借助界或功能，寄存器输岀结构还有另外一种形式,即在输出部分增加异或门,异或输出结构如图6-4-6所

5、示。PAL16R4、PAL16R8等等属于寄存器输出结构PAL器件。1.算术反馈结构在图6-4-7屮，反馈选通电路可以产生（©+£））、（0+7）、（Q+D）、（0+7）4个反馈量，并送到与门阵列的输入端。CPEN6-4-7算术选通屁说结构6.4.3PAL的应用PAL不仅可实现组合逻辑电路，也可以实现时序逻辑电路。下面以PAL16L8为例，介绍PAL器件的应用。PALI618有16个输入端,8个输出端，输出低电平有效。［例6-4-1］用PAL16L实现4位二进制码到格雷码的转换。解：由于PAL的与阵列可编程,所以需求出输出函数的最简与或式。PAL16L8输出低电平有效，应求出

6、输岀反函数的最简与或式。由表6-1-3利用卡诺图化简，得到输出反函数的最简与或式。G3=BiGi=B3B2+B3B2G]=B2Bx+B2B、GoB（）PAL器件或门阵列固定不能编程；或门阵列无信号的输入端应为0,电路中全部输入变量的乘积，应恒为0,。由于PAL16L8输出为三态门输出，故需要输出电路屮最上面的与项为高电平时，输出才有效。画出PAL的阵列结构如图6-4-8所示。1712IX16图6弘8制6*1的阵列給构圈