资源描述：
《IC制造前段制程名词解释和作用》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、IC制造前段制程名词解释和作用（二）11.SiNremove:為求保險,常在H3PO4前增加DHF;SiNremove後若仍有remainingSiN,則有可能是reverseSTImask該開未開12.clean/sacrificialoxide:早期LOCOS製程中以SACoxide來解決Kooieffect並作為imp的screenoxide,由於STI的Kooieffect已不存在,SACoxide可以刪除,目前僅做imp的screenoxide13.wellformation:純為imp(1)常用B,P,As因為這三者對Si具有最佳的固態溶解度;ie,最易溶於
2、Si,或說與Si形成最佳鍵結及最少的晶格缺陷(2)偶而採用Ge,通常是為拉大Si表面的晶格常數;ie在固定長度的channellength內會電子電洞遇到較少晶格碰撞(orcrystalscattering),提升mobility(3)B,P擴散率佳,annel後具均勻profile;常用於well-imp;若用於Vt-imp,需考慮散失於外的imploss或擴散入gateoxide造成oxidedegrade(4)As擴散率差,anneal通常只是為修復imp-damage,與Si形成良好鍵結;As常用於S/D等不希望因thermal造成過度diffusion之製程;
3、另需考慮擴散率差,勢必導致局部dopingconcentration較高,breakdownvoltage勢必下降;As亦常用於definePMOS的buriedchannel(5)Well-imp:最好能有SIMS,simulation或imptable;必須知道每道imp的目的;例如0.13IFXimpprofile出現兩個peak,而在深度3500A處出現凹陷,遇高壓將有leakageissue,因此在HVdevice處補打channel-stop;同樣問題出在doping濃度愈濃,愈容易有breakdown;兩者需trade-off(6)通常在well-imp中
4、就打Vt:以B調高NMOS的Vt或調降buried-channelPMOS的Vt,另以P調高PMOSVt(較少用As,forbreakdownissue)(7)通常會tile幾度打imp,forchannelingeffect;screenoxide目的亦同(8)N+poly/PW與P+poly/NW屬於surface-channeldevice,N+poly/NW與P+poly/PW則為buriedchanneldevice;由於NP/NW與PP/PW很難在surfaceinversion,故需doping形成內部的channel,形成punch-through式的導
5、通,因此不適於做smalldevice,可用於IO的largedevice;前述中以As定義PMOS的buried-channel:因為PMOSburied-channel是以B形成,B很會跑,故以As擋在上方,避免B跑到surface影響Vt14.RCA/dualGOX:(1)RCA是關鍵製程,直接影響surfacecondition,Q-timeover時未必能re-work;需視RCA造成wafer表面micro-scratch..等情況而定(2)thinoxide:用於core,Vt較低,咚闼俾矢?當gateoxide逐漸scalingdown至無法達成的厚度時
6、(<7A),常需氮化以提升k值維持quality與performance;quality所指為避免B穿透,performance則是維持相同Cox(Id中重要參數);因為C=k*A/t,scalingdownt27、S具有N+poly,PMOS在S/Dimp後亦成為P+poly,二者均為surface-channeldevice;但因P+poly濃度不足,容易造成polydepletion,因此PMOS的electric(orinversion)oxidethickness較NMOS厚;另外缺點為N+poly的etchingrate較快,這是因為poly遇到N-typedopant時產生較大grain之故,另外因imp使dopant集中於poly中央高度,etching時poly常於中央處凹陷(etchingrate較快),profile控制不易;另
