FPGA读写i2c verilog

FPGA读写i2c verilog

ID:40528600

大小:56.00 KB

页数:9页

时间:2019-08-04

FPGA读写i2c verilog_第1页
FPGA读写i2c verilog_第2页
FPGA读写i2c verilog_第3页
FPGA读写i2c verilog_第4页
FPGA读写i2c verilog_第5页
资源描述:

《FPGA读写i2c verilog》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、`timescale1ns/1ps//////////////////////////////////////////////////////////////////////////////////Company://Engineer:////CreateDate://DesignName://ModuleName:iic_top//ProjectName://TargetDevice://Toolversions://Description:////Dependencies:////Revision://Revision0.0

2、1-FileCreated//AdditionalComments://////////////////////////////////////////////////////////////////////////////////moduleiic_com(clk,rst_n,sw1,sw2,scl,sda,dis_data);inputclk;//50MHzinputrst_n;//复位信号,低有效inputsw1,sw2;//按键1、2,(1按下执行写入操作,2按下执行读操作)outputscl;//24C02的时钟端口i

3、noutsda;//24C02的数据端口output[7:0]dis_data;//数码管显示的数据//--------------------------------------------//按键检测regsw1_r,sw2_r;//键值锁存寄存器,每20ms检测一次键值reg[19:0]cnt_20ms;//20ms计数寄存器always@(posedgeclkornegedgerst_n)if(!rst_n)cnt_20ms<=20'd0;elsecnt_20ms<=cnt_20ms+1'b1;//不断计数always@

4、(posedgeclkornegedgerst_n)if(!rst_n)beginsw1_r<=1'b1;//键值寄存鞲次唬挥屑贪聪率奔刀嘉?sw2_r<=1'b1;endelseif(cnt_20ms==20'hfffff)beginsw1_r<=sw1;//按键1值锁存sw2_r<=sw2;//按键2值锁存end//---------------------------------------------//分频部分reg[2:0]cnt;//cnt=0:scl上升沿,cnt=1:scl高电平中间,cnt=2:scl下

5、降沿,cnt=3:scl低电平中间reg[8:0]cnt_delay;//500循环计数,产生iic所需要的时钟regscl_r;//时钟脉冲寄存器always@(posedgeclkornegedgerst_n)if(!rst_n)cnt_delay<=9'd0;elseif(cnt_delay==9'd499)cnt_delay<=9'd0;//计数到10us为scl的周期,即100KHzelsecnt_delay<=cnt_delay+1'b1;//时蛹剖?always@(posedgeclkornegedgerst_n)

6、beginif(!rst_n)cnt<=3'd5;elsebegincase(cnt_delay)9'd124:cnt<=3'd1;//cnt=1:scl高电平中间,用于数据采样9'd249:cnt<=3'd2;//cnt=2:scl下降沿9'd374:cnt<=3'd3;//cnt=3:scl低电平中间,用于数据变化9'd499:cnt<=3'd0;//cnt=0:scl上升沿default:cnt<=3'd5;endcaseendend`defineSCL_POS(cnt==3'd0)//cnt=0:scl上升沿`defin

7、eSCL_HIG(cnt==3'd1)//cnt=1:scl高电平中间,用于数据采样`defineSCL_NEG(cnt==3'd2)//cnt=2:scl下笛?`defineSCL_LOW(cnt==3'd3)//cnt=3:scl偷缙街屑?用于数据变化always@(posedgeclkornegedgerst_n)if(!rst_n)scl_r<=1'b0;elseif(cnt==3'd0)scl_r<=1'b1;//scl信号上升沿elseif(cnt==3'd2)scl_r<=1'b0;//scl信号下降沿assign

8、scl=scl_r;//产生iic所需要的时钟//---------------------------------------------//需要写入24C02的地址和数据`defineDEVICE_READ8'b1010_0001//被寻址器件地址(读操作)

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。