北京邮电大学数字电路与逻辑设计实验报告

《北京邮电大学数字电路与逻辑设计实验报告》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、北京邮电大学数字电路与逻辑设计实验报告学院：xxxx学院姓名：xxx班级：xxxxxxxxxx30/30学号：xxxxxxxxxx实验一QuartusII原理图输入法设计与实现一、实验目的（1）熟悉用QuartusII原理图输入法进行电路设计和仿真；（2）掌握QuartusII图形模块单元的生成与调用；（3）熟悉实验板的使用。二、实验所用仪器及元器件（1）计算机；（2）直流稳压电源；（3）数字系统与逻辑设计实验开发板。三、实验任务要求（1）用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。（2）用实验（1）中生

2、成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。（3）用3线-8线译码器（74LS138）和逻辑门设计实现函数F=CBA+CBA+CBA+CBA，30/30仿真验证其功能，并下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。一、实验原理图及仿真波形图（1）半加器【实验原理图】【仿真波形图】【仿真波形图分析】由波形图可以看出，真值表如下：absoco0000011030/3010101101由此可得so=ab+ab=a⊕b，co=ab，

3、满足半加器的设计要求。（1）全加器【实验原理图】【仿真波形图】【仿真波形图分析】由波形图可以看出真值表如下：30/30ainbincinsumcout0000000110010100110110010101011100111111用Ai、Bi、Ci-1、Si、Ci分别表示信号ain、bin、cin、sum和cout，则可得逻辑表达式为Si=Ai⊕Bi⊕Ci-1，Ci=Ai⊕BiCi-1+AiBi满足全加器的设计要求。（1）3线-8线译码器实现函数F=CBA+CBA+CBA+CBA【实验原理图】【仿真波形图】30/30【仿真波形图分析】

4、由波形图可得真值表如下：ABCF00010011010101101000101011001111则逻辑表达式为F=CBA+CBA+CBA+CBA符合设计要求。30/30实验二用VHDL设计与实现组合逻辑电路一、实验目的（1）熟悉用VHDL语言设计组合逻辑电路的方法；（2）熟悉用QuartusII文本输入法进行电路设计；（3）熟悉不同的编码及其之间的转换。二、实验所用仪器及元器件(1)计算机；(2)直流稳压电源；(3)数字系统与逻辑设计实验开发板。三、实验任务要求（1）用VHDL语言设计实现一个共阴极7段数码管译码器，仿真验证其功能，并

5、下载到实验板测试。要求用拨码开关设定输入信号，7段数码管显示输出信号。（2）用VHDL语言设计实现一个8421码转换为格雷码的代码转换器，仿真验证其功能，并下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。（3）用VHDL语言设计实现一个4人表决器，多数人赞成决议则通过，否则决议不通过，仿真验证其功能，并下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。30/30一、实验VHDL代码及仿真波形图（1）数码管译码器【VHDL代码】libraryieee;useieee.std_logic_1164

6、.all;entityseg7_1isport(a:instd_logic_vector(3downto0);b:outstd_logic_vector(6downto0);c:outstd_logic_vector(7downto0));endseg7_1;architectureseg7_1_archofseg7_1isbeginprocess(a)beginc<="11111110";caseaiswhen"0000"=>b<="1111110";--0when"0001"=>b<="0110000";--1when"0010"

7、=>b<="1101101";--2when"0011"=>b<="1111001";--330/30when"0100"=>b<="0110011";--4when"0101"=>b<="1011011";--5when"0110"=>b<="1011111";--6when"0111"=>b<="1110000";--7when"1000"=>b<="1111111";--8when"1001"=>b<="1111011";--9whenothers=>b<="0000000";endcase;endprocess;end;【仿真

8、波形图】【仿真波形图分析】由波形图及共阴极数码管各段的含义可以得出如下真值表：30/30ab显示数字000011111100000101100001001011011012001111110013010001100114