第五章 用VHDL语言设计基本逻辑电路

《第五章 用VHDL语言设计基本逻辑电路》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、3.4-to-1Multiplexerf.e.5.135.2.3AddersandComplementCircuits1、Adders加法器有全加器和半加器之分，全加器可以用两个半加器构成;n位加法器可以由n个全加器用串行进位的方法连接而成。二进制运算经常要用到求补的操作。这里用八位二进制求补电路为例。我们当然可以采用结构描述方式来描述构造体，但是这样对每个门进行描述和连接太繁琐。这里采用RTL描述就显得更加简洁、清楚。2.ComplementCircuit3.MultiplicationCircuitLIBRARYIEEE;USEIE

2、EE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYmulISPORT(A,B:INSTD_LOGIC_VECTOR(2DOWNTO0);M:OUTSTD_LOGIC_VECTOR(5DOWNTO0));ENDmul;ARCHITECTUREbehaOFmulISSIGNALtmp0:STD_LOGIC_VECTOR(2DOWNTO0);SIGNALtmp1:STD_LOGIC_VECTOR(3DOWNTO0);SIGNALtmp2:STD_LOGIC_VECTOR(4D

3、OWNTO0);BEGINPROCESS(A,B)BEGINIFB(0)='1'THENtmp0<=A;ELSEtmp0<="000";ENDIF;IFB(1)='1'THENtmp1<=A&'0';ELSEtmp1<="0000";ENDIF;IFB(2)='1'THENtmp2<=A&"00";ELSEtmp2<="00000";ENDIF;M<=tmp0+tmp1+('0'&tmp2);ENDPROCESS;ENDbeha;Ex:设计一个四位加减法器LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;US

4、EIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYadd_subISPORT(sub:INSTD_LOGIC;a,b:INSTD_LOGIC_VECTOR(3DOWNTO0);y:OUTSTD_LOGIC_VECTOR(3DOWNTO0);co:OUTSTD_LOGIC);ENDadd_sub;ARCHITECTURErtlOFadd_subISSIGNALtmp:STD_LOGIC_VECTOR(4DOWNTO0);BEGINPROCESS(sub,a,b)BEGINIFsub='0'THENtmp<=a+b;EL

5、SEtmp<=a-b;ENDIF;ENDPROCESS;y<=tmp(3DOWNTO0);co<=tmp(4);ENDrtl;7.1.4Tristate-gateandBusBuffer三态门和双向缓冲器是接口电路和总线驱动电路经常用到的器件。它们虽然不属于组合电路，但我们也在这里进行介绍。f.e.5.17f.e.5.18f.e.5.19这里对一个实体采用了三种构造体进行描述，若要把上述三个例题写在一起，可以用配置来实现：…ENTITYtri_gateIS…ENDtri_gate;ARCHITECTUREzasIS…ENDzas;ARC

6、HITECTUREblkIS…ENDblk;ARCHITECTUREnasIS…ENDnas;CONFIGURATIONtriifOFtri_gateISFORzasENDFOR;ENDtriif;CONFIGURATIONtriblkOFtri_gateISFORblkENDFOR;ENDtriblk;CONFIGURATIONtricaseOFtri_gateISFORnasENDFOR;ENDtricase;3、UnidirectionalBusBuffer在微机的总线驱动中经常要用单向总线缓冲器，它通常由多个三态门组成，用来驱动

7、地址总线和控制总线。f.e.5.20f.e.5.21f.e.5.224、Bi-DirectionalBusBufferf.e.5.235.3DesignforSequentialCircuitsSequentialcircuitsinwhichthevaluesoftheoutputsdependonnotonlyonthepresentvaluesoftheinputsbutalsoonthepastbehaviorofthecircuit.Suchcircuitsincludestorageelementsthatstorethev

8、aluesoflogicsignals.5.3.1ClockSignalsandClearSignals1、ClockSignals任何时序电路都以时钟信号为驱动信号，时序电路只是在时钟信号的边沿到来时，其