[工学]计算机原理与汇编 运算

《[工学]计算机原理与汇编 运算》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第三章运算方法和运算器3.1快速加法器设计一、全加器全加器有三个输入量：第i位的两个操作数Ai、Bi和低位送来的进位Ci；两个输出量：全加和i及向高位的进位Ci+1。全加和i及进位Ci+1的逻辑表达式：______i=AiBiCi+AiBiCi+AiBiCi+AiBiCi=Ai⊕Bi⊕Ci___Ci+1=AiBiCi+AiBiCi+AiBiCi+AiBiCi=AiBi+(Ai⊕Bi)Ci二、串行加法器和并行加法器加法器有两种形式：串行加法器和并行加法器。（一）串行加法器n位字长的加法器仅有一位全加器，使用移

2、位寄存器从低位到高位串行地提供操作数，分n步进行相加。（二）并行加法器全加器位数和操作数位数相同，同时对所有位进行求和。三、并行加法器的进位结构进位线路结构分为：串行进位、并行进位，将整个加法器分组（分级），对组内、组间（级间）分别采用串行或并行进位。（一）对进位公式的分析Ci+1=AiBi+(Ai⊕Bi)Ci——进位逻辑表达式设：Gi=AiBi——进位产生函数(CarryGenerateFunction)Pi=Ai⊕Bi——进位传递函数(CarryPropagateFunction)当Pi=1时，如果低位有进位

3、，本位将产生进位。则：Ci+1=Gi+PiCi（二）串行进位（行波进位）串行进位的逻辑表达式：最长进位延迟时间为4+2.5(n-1)ty，与n成正比。C1=G0+P0C0C2=G1+P1C1C3=G2+P2C2…Cn=Gn-1+Pn-1Cn-1（三）并行进位（同时进位、先行进位）C1=G0+P0C0C2=G1+P1C1=G1+P1(G0+P0C0)C3=G2+P2C2=G2+P2(G1+P1(G0+P0C0))C4=G3+P3C3=G3+P3(G2+P2(G1+P1(G0+P0C0)))展开整理：C1=G0+P0

4、C0C2=G1+P1G0+P1P0C0C3=G2+P2G1+P2P1G0+P2P1P0C0C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0全部进位输出信号仅由进位产生函数Gi，进位传递函数Pi以及最低位进位C0决定，与低位进位无关。因为进位信号同时产生，所以称为并行进位。又称为同时进位或先行进位。（四）组内并行、组间串行的进位结构将n位加法器分成若干个小组，小组采用并行、组间采用串行的进位结构。例：将16位加法器分成4组，每组4位，组内采用并行进位结构，组间采用串行进位结构。最高进位的形

5、成时间为(4+3×2)ty=10ty如果采用串行进位，最高进位的形成时间为(4+15×2.5)ty=41.5ty（五）组内并行、组间并行的进位结构将加法器分成几个小组，每一小组包括几位，采用并行进位结构，小组间也采用并行进位。再引入两个辅助函数Gi*和Pi*；分别称为组进位产生函数和传递函数。Gi*为本小组产生的进位（与低位小组来的进位无关）。Pi*为小组进位的传递条件（决定于低位小组进位能否传送至高位小组）。Gi*和Pi*的逻辑表达式：设：G0*=G3+P3G2+P3P2G1+P3P2P1G0G1*=G7+P7

6、G6+P7P6G5+P7P6P5G4G2*=G11+P11G10+P11P10G9+P11P10P9G8G3*=G15+P15G14+P15P14G13+P15P14P13G12P0*=P3P2P1P0P1*=P7P6P5P4P2*=P11P10P9P8P3*=P15P14P13P12小组间产生四个进位，C4、C8、C12和C16。C4=G0*+P0*C0C8=G1*+P1*G0*+P1*P0*C0C12=G2*+P2*G1*+P2*P1*G0*+P2*P1*P0*C0C16=G3*+P3*G2*+P3*P2*G

7、1*+P3*P2*P1*G0*+P3*P2*P1*P0*C0组间并行进位线路如图7-11(b)所示。当Gi*、Pi*及C0形成后，C4、C8、C12和C16便可同时产生。C4、C8、C12和C16已由组间进位线路产生，组内并行进位线路不需要再产生这些进位，将其作适当修改，便可产生小组的本地进位Gi*和小组的传送条件Pi*以及小组内的低3位进位（见图3-11(a)）。例：16位加法器采用组内并行、组间并行进位结构的框图，如图7-10所示。进位形成过程如下：从Ai、Bi、C0输入开始：经过4ty形成C1、C2、C3及

8、全部Gi*、Pi*；又经过2.5ty形成C4、C8、C12、和C16；最后再经2.5ty形成二、三、四、小组内的其余进位C7~5、C11~9、C15~13。最长进位形成时间：(4+2.5+2.5)ty=9ty组间串行：(4+3×2)ty=10ty完全串行：(4+15×2.5)ty=41.5ty四、组内并行、组间并行进位加法器实例1、SN74181算术逻辑单元，简称ALU，