定点补码加法器的设计

定点补码加法器的设计

ID:39827450

大小:601.50 KB

页数:19页

时间:2019-07-12

定点补码加法器的设计_第1页
定点补码加法器的设计_第2页
定点补码加法器的设计_第3页
定点补码加法器的设计_第4页
定点补码加法器的设计_第5页
资源描述:

《定点补码加法器的设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、课程设计报告课程设计名称:计算机组成原理课程设计课程设计题目:定点补码加法器的设计院(系):专业:班级:学号:姓名:指导教师:完成日期:目录第1章总体设计方案21.1设计原理21.2设计思路31.3设计环境4第2章详细设计方案62.1顶层方案图的设计与实现62.1.1器件的选择与引脚锁定62.1.2编译、综合、适配72.2功能模块的设计与实现7.2.1求补模块的设计与实现72.2.2加法器模块的设计与实现10第3章仿真与调试12第4章编程下载与硬件测试134.1编程下载134.2硬件测试与结果分析13参考文献15附录(程序清单或电路原理图)16-16--16-第1章总体设计方

2、案第1章总体设计方案1.1设计原理用两个原码输入,将其改变为补码进行加法运算,这样负数用补码表示后,就可以和正数一样来处理。这样,运算器里只需要一个加法器就可以了,不必为了负数的加法运算,再配一个加法器。补码加法公式是[x]补+[y]补=[x+y]补可分四种情况来证明。本实验采用了定点整数表示,因此证明了先决条件是:

3、x

4、<(2n-1),

5、y

6、<(2n-1),

7、x+y

8、<(2n-1)(1)x>0,y>0,则x+y>0.相加的两个数都是正数,顾其和也一定是正数。正数的补码和源码是一样的,根据数据补码定义可得:[x]补+[y]补=x+y=[x+y]补(2)x>0,y<0,则x+y

9、>0或x+y<0.相加的两个数一个为正数,一个为负数,因此相加的结果为正负两种可能。根据补码定义可得:[x]补=x,[y]补=2n+1+y[x]补+[y]补=x+2n+1+y=2n+1+(x+y)=[x+y]补(3)x<0,y>0,则x+y>0或x=y<0.这种情况和第二种情况一样,把x和y的位置对调即得证。(4)x<0,y<0,则x+y<0。相加两个数都是负数,则其和也一定是负数。[x]补=2n+1+x,[y]补=2n+1+y[x]补+[y]补==2n+1+(2n+1+x+y)=2n+1+(2n+1+x+y)=[x+y]补公式说明,在模2意义下,任意两数的补码之和等于两个数

10、之和的补码。这是补码加法的理论基础。-16-第1章总体设计方案其原理框图如图1.1所示原码求补模块原码求补模块原码输入B求补模块原码输入A输出结果CALU图1.1原理框图1.2设计思路本课设要求控制信号可以采用外部开关输入或用VHDL语言编写的控制器输出的控制信号,其他部分可以调用系统资源库中的器件;必须用基本的逻辑门实现,然后封装,实现两个8位数相加,其中包括以为符号位,采用原码输入;根据具体要求先对八位二进制数利用对2求补器的拓展实现8位的求补,其中符号位可以直接输出计算,不参与求补过程。然后通过两个四位的加法器实现两个二进制数的求和。最后通过求补器转换成正确的结果,达到

11、课设要求。-16-第1章总体设计方案1.3设计环境(1)硬件环境•伟福COP2000型计算机组成原理实验仪COP2000计算机组成原理实验系统由实验平台、开关电源、软件三大部分组成实验平台上有寄存器组R0-R3、运算单元、累加器A、暂存器B、直通/左移/右移单元、地址寄存器、程序计数器、堆栈、中断源、输入/输出单元、存储器单元、微地址寄存器、指令寄存器、微程序控制器、组合逻辑控制器、扩展座、总线插孔区、微动开关/指示灯、逻辑笔、脉冲源、20个按键、字符式LCD、RS232口。COP2000计算机组成原理实验系统各单元部件都以计算机结构模型布局,清晰明了,系统在实验时即使不借助

12、PC机,也可实时监控数据流状态及正确与否,实验系统的软硬件对用户的实验设计具有完全的开放特性,系统提供了微程序控制器和组合逻辑控制器两种控制器方式,系统还支持手动方式、联机方式、模拟方式三种工作方式,系统具备完善的寻址方式、指令系统和强大的模拟调试功能。(2)EDA环境•Xilinxfoundationf3.1设计软件Xilinxfoundationf3.1是Xilinx公司的可编程期间开发工具,该平台(如图1.2所示)功能强大,主要用于百万逻辑门设计。该系统由设计入口工具、设计实现工具、设计验证工具三大部分组成。设计入口工具包括原理图编辑器、有限状态机编辑器、硬件描述语言(

13、HDL)编辑器、LogiBLOX模块生成器、Xilinx内核生成器等软件。其功能是:接收各种图形或文字的设计输入,并最终生成网络表文件。设计实现工具包括流程引擎、限制编辑器、基片规划器、FPGA编辑器、FPGA写入器等软件。设计实现工具用于将网络表转化为配置比特流,并下载到器件。设计验证工具包括功能和时序仿真器、静态时序分析器等,可用来对设计中的逻辑关系及输出结果进行检验,并详尽分析各个时序限制的满足情况。•COP2000集成调试软件-16-第1章总体设计方案COP2000集成开发环境是为COP2000

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。