定点补码一位乘法器的设计

《定点补码一位乘法器的设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：定点补码一位乘法器的设计院（系）：计算机学院专业：计算机科学与技术班级：学号：姓名：指导教师：完成日期：2010年1月15日沈阳航空工业学院课程设计报告目录第1章总体设计方案11.1设计原理11.2设计思路21.3设计环境4第2章详细设计方案52.1顶层方案图的设计与实现52.1.1创建顶层图形设计文件52.1.2器件的选择与引脚锁定62.2功能模块的设计与实现72.2.1求补电路模块的设计与实现72.2.2控制电路模块的设计与实现82.2.3选择器模块的设计与实现1

2、0第3章编程下载与硬件测试123.1编程下载123.2硬件测试及结果分析12参考文献14附录（电路原理图）15-17-沈阳航空工业学院课程设计报告第1章总体设计方案第1章总体设计方案1.1设计原理（1）用[X]补×[Y]补直接求[X×Y]补讨论当相乘的两个数中有一个或二个为负数的情况，在讨论补码乘法运算时，对被乘数或部分积的处理上与原码乘法有某些类似，差别仅表现在被乘数和部分积的符号位要和数值一起参加运算。若[Y]补=Y0Y1Y2…Yn当Y0为1时，则有Y=－1＋Yi×2-i故有X×Y=X×Yi×2-1－X当Y为负值时，用补码乘

3、计算[X×Y]补，是用[X]补乘上[Y]补的数值位，而不理[Y]补符号位上的1，乘完之后，在所得的乘积中再减X，即加－[X]补。实现补码乘法的另一个方案是比较法，是由BOOTH最早提出的，这一方法的出发点是避免区分乘数符号的正负，而且让乘数符号位也参加运算。技巧上表现在分解乘数的每一位上的1为高一位的一个+1和本位上的一个-1：X×Y=X×（－1＋Yi×2i）（逐项展开则得）=X×[－Y0＋Y1×2-1＋Y2×2-2＋…＋Yn×2-n]=X×[－Y0＋(Y1－Y1×2-1)＋(Y2×2-1－Y2×2-2)＋…＋(Yn×2-(n-

4、1)－Yn×2-n)]（合并相同幂次项得）=X×[(Y1－Y0)＋(Y2－Y1)×2-1＋…＋(Yn－Yn-1)×2-(n-1)＋(0－Yn)×2-n]=X×（Yi+1－Yi）×2-i（写成累加求和的形式，得到实现补码乘运算的算法）将上述公式展开，则每一次的部分积为：P1=[2-1(Yn+1－Yn)×X]补P2=[2-1(P1＋(Yn－Yn-1)×X)]补…Pi=[2-1(Pn-i＋(Yn-I+2－Yn-I+1)×X)]补…Pn=[2-1(Pn-1＋(Y2－Y1)×X)]补Pn+1=[(Pn＋(Y1－Y0)×X)]补则最终补码乘

5、积为[X*Y]补=[Pn+1]补-17-沈阳航空工业学院课程设计报告第1章总体设计方案由上述公式可以看出，比较法是用乘数中每相邻的两位判断如何求得每次的相加数。每两位Yi和Yi+1的取值有00，01，10，11四种组合，则它们的差值分别为0，1，-1和0，非最后一次的部分积，分别为上一次部分积的1/2（右移一位）的值Rj，Rj＋[X]补，Rj－[X]补（即Rj＋[－X]补）和Rj，但一定要注意：最后一次求出的部分积即为最终乘积，不执行右移操作。用此法计算乘积，需要乘数寄存器的最低一位之后再补充一位Yn+1，并使其初值为0，再增加

6、对Yn和Yn+1两位进行译码的线路，以区分出Yn+1－Yn4种不同的差值。对N位的数（不含符号位）相乘，要计算N+1次部分积，并且不对最后一次部分积执行右移操作。此时的加法器最好采用双符号位方案。（2）Booth乘法规则假设X、Y都是用补码形式表示的机器数，[X]补和[Y]补=Ys.Y1Y2…Yn，都是任意符号表示的数。比较法求新的部分积，取决于两个比较位的数位，即Yi+1Yi的状态。布斯乘法规则归纳如下：首先设置附加位Yn+1=0，部分积初值[Z0]补=0。当n≠0时，判断YnYn+1，若YnYn+1=00或11，即相邻位相同

7、时，上次部分积右移一位，直接得部分积。若YnYn+1=01，上次部分积加[X]补，然后右移一位得新部分积。若YnYn+1=10，上次部分积加[-X]补，然后右移一位得新部分积。当n=0时，判YnYn+1(对应于Y0Y1)，运算规则同(1)只是不移位。即在运算的最后一步，乘积不再右移。1.2设计思路设计一个二输入三选一选择器对可能的三种情况进行选择。当选择器中输入为S0S1为00或者11时，由一寄存器一端接GND，另一端对其进行零输入；当选择器中输入为S0S1为01时，对其进行[X]补输入；当选择器中输入为S0-17-沈阳航空工业

8、学院课程设计报告第1章总体设计方案S1为10时，对[X]补输入端加一非门和一加法器对其进行取反加1输入。输出结果与一个一端接GND初始置零的寄存器相连接于一个加法器，实现部分积加法运算计算结果存放于两个相同的移位寄存器中，当部分积相加之后，由两个移位寄存器同时对