UWB定位系统FPGA基带处理设计

UWB定位系统FPGA基带处理设计

ID:39469492

大小:268.00 KB

页数:7页

时间:2019-07-04

UWB定位系统FPGA基带处理设计_第1页
UWB定位系统FPGA基带处理设计_第2页
UWB定位系统FPGA基带处理设计_第3页
UWB定位系统FPGA基带处理设计_第4页
UWB定位系统FPGA基带处理设计_第5页
资源描述:

《UWB定位系统FPGA基带处理设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、无线定位系统从信号测量技术上分为2大类:信号强度测量和到达时间测量。RFID各种技术(WiFi、ZigBee、Bluetooth)均采用测量射频信号强度的方法,而无线信号强度容易受到障碍物等因素的严重影响,因此RFID定位精度较低。而UWB采用测量窄脉冲(1ns)到达时间的方法,定位精度提高了一个数量级。目前UWB定位技术主要有:信号到达角度测量(AOA)技术、到达时间定位(TOA)和到达时间差定位(TDOA)等。其中,TDOA技术是目前最为流行的一种方案,它不需要标签(待定位)与传感器(基站)的时钟同步。 本文介绍利用FPGA捕捉

2、IR-UWB脉冲的方法,测出标签发送的脉冲到达传感器的时刻,得到标签发送的脉冲到达各个传感器的时间差,从而进行定位。1UWB定位原理验证系统设计1.1定位原理系统方案设计 本系统包含IR-UWB脉冲定位和2.4GHzRF通信两部分。采用2.4GHzRF实现传感器与标签的握手通信,标签发送1nsIR-UWB(4GHz调制)窄脉冲到各传感器实现定位功能。 定位系统主要由4个(或以上)传感器、待定位标签以及进行定位信息计算显示的主机组成,如图1所示。主机与传感器之间用网线连接进行传输数据,传感器之间用时钟同步线(超5类屏蔽线)相连,主机中

3、采用时钟延迟标定技术进行各个传感器的精确同步计算。定位系统算法采用到达时间差(TDOA)算法。TDOA算法平面定位的原理是:标签(TAG)到两个传感器(Sensor)距离之差(即c×?驻t)确定一条双曲线,3个传感器可得到两条双曲线,其交点即为标签位置[1]。1.2定位系统简单流程 定位系统算法采用TDOA双曲线模型。传感器位置固定且已知,标签位置为待测。系统工作流程如下: (1)主机选择主传感器并给传感器发待测标签ID。主传感器广播待测标签ID,与符合ID号的标签完成握手通信。 (2)待测标签给各传感器发送IR-UWB定位脉冲。 

4、(3)各传感器测出相对于同步时钟IR-UWB脉冲到达的时刻,并将时间信息送给主机。 (4)主机计算脉冲到达各传感器的时间差,用TDOA算法计算待测标签位置并显示。传感器与标签的握手采用2.4GHzRF通信,使用TI的CC2510通信芯片。采用2FSK方式,通信速率为2.4Kb/s。 标签发送的IR-UWB脉冲为1ns左右窄脉冲,中心频率为4GHz,脉冲周期为2μs[2]。传感器锁定IR-UWB脉冲,采用30MHz的同步时钟在FPGA内部DCM产生的32相延迟锁相环DLL来锁定。采样分辨率相当于960MHz的时钟。传感器接收到IR-U

5、WB脉冲后先进行射频检波处理,送给FPGA进行脉冲展宽再进行DLL锁定。2FPGA锁定IR-UWB脉冲方法 传感器的射频部分接收到IR-UWB定位窄脉冲,检波后得到Pulse_TTL(1ns高电平)送给基带FPGA处理。FPGA首先对Pulse_TTL进行展宽(6ns),同步时钟Syn_CLK利用FPGA中数字时钟管理单元(DCM)产生的32相均匀延迟的时钟构成延迟锁相环DLL,DLL对已展宽的Pulse_TTL锁定,对锁相环锁定Pulse_TTL的结果进行优先级编码,即最先锁到脉冲的那一相时钟代表了脉冲到达传感器的时刻,把该时刻信

6、息通过网络芯片组帧发送给主机处理。基带部分的结构图如图3所示。 DCM的主要功能包括:消除时钟偏移和时钟分配的延时;时钟相移、分频、倍频;时钟调整,确保50%占空比的时钟输出等。 DCM与全局时钟有着密不可分的联系,为了达到最小的延迟和抖动,几乎所有的DCM应用都要使用全局缓冲资源。图5所示IBUFG+DCM+BUFG是DCM与全局时钟buffer连接的最常用方法。系统主要利用数字时钟管理器DCM的相移器(PS)功能模块。DCM模块利用COREGenerator&ArchitectureWizard工具直接产生IP核并通过例化进行使

7、用。PS调相类型分为动态调相和固定调相,Type设置为Valuable即为动态调相,设置为FIXED即为固定调相。在固定调相模式时,DCM的输出时钟与输入时钟的相位移动值是通过设置Value确定的,Value的取值范围是[-255,255],则相位移动范围是输入时钟CLKIN周期的-255/256~+255/256。相移器对DCM的所有9个输出时钟都进行相位的偏移。DCM的生成及设置如图6所示。验证系统定位精度要求优于40cm,即时间分辨率1.3ns,需要750MHz的等效时钟。系统采用30MHz(最大10m室内定位范围)的时钟作为

8、同步时钟,由于FPGA的DCM资源限制(一块FPGA8个DCM),验证系统采用2块FPGA(16个DCM)构成32相DLL,等效采样时钟为960MHz。3系统测试结果和分析 系统选用Xilinx公司的Spartan3E系列XC3S12

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。