dsfh通信系统基带单元设计与fpga实现

《dsfh通信系统基带单元设计与fpga实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、硕士学位论文题目:DS/FH通信系统基带单元设计与FPGA实现研究生李朋飞专业信号与信息处理指导教师张福洪教授完成日期2016年3月杭州电子科技大学硕士学位论文DS/FH通信系统基带单元设计与FPGA实现研究生：李朋飞指导教师：张福洪教授2016年3月DissertationSubmittedtoHangzhouDianziUniversityfortheDegreeofMasterDesignandFPGAimplementationofbasebandunitforDS/FHcommunicationsystemCandidate:LiPengfe

2、iSupervisor:Prof.ZhangFuhongMarch，2016杭州电子科技大学学位论文原创性声明和使用授权说明原创性声明本人郑重声明：所呈交的学位论文，是本人在导师的指导下，独立进行研巧工作所取得的成果。除文中已经注明引用的内容外，本论文不含任何其他个人或集体已经发表或撰写过。的作品或成果。对本文的研巧做出重要贡献的个人和集体，均己在文中＾心明确方式标明申请学位论文与资料若有不实之处一，本人承担切相关责任。＇１６论文作者签名：＇曰期；如年若月心曰寺則Ｖ／学位论文使用授权说明：本人完全了解杭州电子科

3、技大学关于保留和使用学位论文的规定，即研究生在校攻读学位期间论文工作的知识产权单位属杭州电子科技大学。本人保证毕业离校后，发表论文或使用论文工作成果时署名单位仍然为杭州电子科技大学，。学校有权保留送交论文的复印件、允许查阅和借阅论文，可；学校可公布论文的全部或部分内容Ｗ允许采用影印缩印或其它复制手段保存论文。（保密论文在解密后遵守此规定）－ｖｆ不９１ａ：论文作者签名：曰期年月曰寺｜＂Ｋ指导教师签名：沪曰期：年多月曰ｊ杭州电子科技大学硕士学位论文摘要由于扩频技术拥有极强的抗人为干扰和抗截获的能力，因此被广泛的应用于军用通

4、信领域。在扩频技术中，结合了直接序列扩频技术和跳频技术优点的DS/FH混合扩频技术可以突破单一扩频技术的瓶颈，获得比单一扩频技术更强的抗干扰能力。目前混合扩频通信技术已经成为研究较多的抗干扰技术。本文以实验室科研项目“xxxx系统”为研究背景，该项目旨在研制出一种能够在极低信噪比条件下实现短数据的发送和正确接收的DS/FH混合扩频通信系统。本文对该混合扩频通信系统综合基带单元的设计进行了深入的研究，给出了综合基带单元的设计方案，并用MATLAB软件对所设计的综合基带系统进行了仿真。仿真结果表明该系统可以在极低信噪比条件下进行可靠通信。在理论分析和仿真的

5、基础上，对所设计的基带单元进行了FPGA实现，给出了其中关键模块的详细实现过程、实现流程图以及功能仿真结果。在进行基带单元设计的过程中，本文对以下问题进行了深入的研究，并给出了解决方案：1、根据系统参数的要求，对混合扩频通信系统基带单元采用的协议帧的结构进行了设计，设计的协议帧由前导序列、数据帧、勤务定时序列三部分构成，其中前导序列和勤务定时序列分别承担了实现系统同步和同步保持的功能。2、由于跳频的存在，不同跳频时隙间的多普勒频移是不相同的，如果采用传统的符号级调制方式（先对数据进行调制，然后再扩频），则在一个跳频时隙内是无法传输完同一个符号扩频后的码

6、片数据的。因此同一个符号扩频后的码片数据需要在几个相邻的跳频时隙中进行传输，这导致同一个符号的数据经历了不同的多普勒频移。为了解决这个问题，本文采用了一种码片级调制方式（先对数据进行扩频，然后在调制），该调制方式可以减少多普勒频移对系统的影响。3、为了保证可以在极低信噪比的条件下实现系统的同步，文中设计了一种适合于本系统的跳扩频同步方案，该方案将跳频同步与扩频同步放在一起进行讨论。仿真结果表明该同步方案可以在极低的信噪比条件下实现系统的同步。4、由于文中对待发送的数据进行了咬尾卷积编码，所以接收端只有在经过相应的译码后才能得到正确的原始数据。针对传统咬

7、尾卷积码译码算法复杂度高及译码延迟不固定的缺点，文中提出了一种基于SOVA的固定时延咬尾卷积码译码算法，该算法在降低译码复杂度的同时使译码过程有着固定的译码延迟。仿真结果表明该算法在误码率性能上接近于最大使然译码算法，且优与循环维特比译码算法。在进行基带单元的FPGA实现时，文中优化了下列模块的FPGA实现方式：1、基带成形滤波模块的FPGA实现。文中采用了全并行结构的分布式算法来进行成形滤I杭州电子科技大学硕士学位论文波器的FPGA实现。在进行FPGA实现时，针对滤波器输入信号的特点对该算法的存储结构进行了优化，大大降低了该算法对FPGA存储资源的使

8、用量。2、信号检测与同步模块的FPGA实现。该模块的实现需要消耗掉FPGA中大量的存储资源和逻