欢迎来到天天文库
浏览记录
ID:39453388
大小:515.51 KB
页数:7页
时间:2019-07-03
《74LS373应用介绍》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、74ls373是常用的地址锁存器芯片,它实质是一个是带三态缓冲输出的8D触发器,在单片机系统中为了扩展外部存储器,通常需要一块74ls373芯片.本文将介绍74ls373的工作原理,引脚图(管脚图),内结构图、主要参数及在单片机系统中的典型应用电路.74ls373工作原理简述:(1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态);(2).当1脚是低电平时,只
2、要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态.锁存端LE由高变低时,输出端8位信息被锁存,直到LE端再次有效。当三态门使能信号OE为低电平时,三态门导通,允许Q0~Q7输出,OE为高电平时,输出悬空。74ls373内部逻辑结构图74LS373的真值表(功能表),表中:L——低电平;H——高电平;X——不定态;Q0——建立稳态前Q的电平;G——输入端,与8031ALE连高电平:畅通无阻低电平:关门锁存。图中OE——使能端,接地。当G=
3、“1”时,74LS373输出端1Q—8Q与输入端1D—8D相同;当G为下降沿时,将输入数据锁存。EG功 能00直通Qi=Di01保持(Qi保持不变)1X输出高阻74ls373引脚(管脚)排列图:74ls373电气特性74ls373推荐工作条件74ls373在单片机系统中的应用电路图:当74LS373用作地址锁存器时,应使OE为低电平,此时锁存使能端C为高电平时,输出Q0~Q7状态与输入端D1~D7状态相同;当C发生负的跳变时,输入端D0~D7数据锁入Q0~Q7。51单片机的ALE信号可以直接与74LS373的C连接。在MCS-51单片机系统中,常采用74LS373作为地址锁存器使用,其连接方
4、法如上图所示。其中输入端1D~8D接至单片机的P0口,输出端提供的是低8位地址,G端接至单片机的地址锁存允许信号ALE。输出允许端OE接地,表示输出三态门一直打开。1D~8D为8个输入端。1Q~8Q为8个输出端。G是数据锁存控制端;当G=1时,锁存器输出端同输入端;当G由“1”变为“0”时,数据输入锁存器中。OE为输出允许端;当OE=“0”时,三态门打开;当OE=“1”时,三态门关闭,输出呈高阻状态。74LS373在单片机接口中的应用李步峰74LS373作为三态8D锁存器,结构和引脚分别如图1、图2所示。其中:a.1D~8D为数据输入端b.1Q~8Q为数据输出端c.E为输出控制端,当E为低电平
5、,允许1Q~8Q输出到OUT1~8上,当E为高电平时,输出线OUT1~8为浮空状态。d.G为数据输入控制线,当G为高电平时,输出端1Q~8Q的状态和输入端1D~8D的状态相同,当G为低电平时(下降沿),输入端1D~8D的数据锁入到1Q~8Q的8位锁存器中。从以上的结构分析我们可以看出,74LS373最基本的功能是锁存数据,但在不同的接口电路中,不同的接线方式,使它有其他一些不同的功能,74LS373在单片机接口中的应用大体分为两大类。1分离P_o口的低8位地址和数据总线由于MCS-51单片机的P_o口是分时复用的地址/数据总线。因此在进行I/O接口扩展和存贮器扩展时,可以利用地址锁存器将地址信
6、号从地址/数据总线中分离出来,以实现总线的分时复用,74LS373是最常用的锁存器之一
此文档下载收益归作者所有