NoC低摆幅互连研究

NoC低摆幅互连研究

ID:39107006

大小:4.33 MB

页数:74页

时间:2019-06-25

NoC低摆幅互连研究_第1页
NoC低摆幅互连研究_第2页
NoC低摆幅互连研究_第3页
NoC低摆幅互连研究_第4页
NoC低摆幅互连研究_第5页
资源描述:

《NoC低摆幅互连研究》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、西安电子科技大学硕士学位论文NoC低摆幅互连研究姓名:杨玲钊申请学位级别:硕士专业:集成电路系统设计指导教师:刘毅20100101摘要集成电路自发明以来一直追求的目标就是芯片的工作速度更快、功耗更低、集成密度更大。随着集成电路设计水平的提高和工艺的发展,基于总线结构的片上系统(SoC)已经不能满足应用对片上数据通信的要求了,因此基于网络计算技术概念的片上网络(NoC)被提出来并得到广泛的研究。但是研究发现互连线上产生的功耗和延迟依然是制约系统性能的重要因素之一,因此针对互连线的研究成为当前学术界一个研究的热点。互连线上产生的功耗和延迟与所传输的信号的摆幅有着紧密的联系,因此采用低摆幅信号技术可

2、以有效降低互连上产生的功耗和延迟,通过大量文献的阅读和总结,本文着重分析了八种低摆幅电路各自的特点、优缺点以及适用条件,并且在SMIC0.139m工艺模型库、互连线采用第四层金属、宽度、间距和长度为分别为0.49m、0.49in和2mm的条件下,通过仿真得到CLC、SSDLC、SSDLCl、SSDLC2、PDIFF、DIFF电路的功耗相比CMOS全摆幅电路下降的幅度分别是:7l%、83%、74%、76%、30%、47%。而mj.sib、MCML电路的延迟相比CMOS全摆幅电路下降的幅度分别是:22%、32%。这些仿真数据的比较说明低摆幅电路能够有效隆低互连线功耗和延迟。基于低摆幅电路的分析和仿

3、真,本文针对NoC系统互连结构特点和性能要求,选择MCML电路作为低摆幅信号驱动器以及双位灵敏放大器作为低摆幅信号结构器来构建NoC低摆幅互连电路,通过仿真得到NoC低摆幅级联电路能够实现1GHz的数据传输速率,验证了NoC低摆幅互连电路的可行性。关键词:片上网络互连低摆幅信号技术低摆幅电路AbstractSincetheinventionofintegratedcircuits,thegoalistomakethechipsworkfaster,lowerpowerconsumption,smallersize,integrateddensitygreater.Along诵t11develo

4、pmentofICdesignandmanufactureprocess,basedonbusarchitecture,systemonchip(SoC)applicationscannolongermeettherequirementsofon-chipdatacommunication,SOtheconceptofnetwork-basedcomputingNetwork—on-Chip(NoC)hasbeenproposedandbeenstudiedextensively.Butthestudyfoundthatpowergeneratedbytheinterconnectionlin

5、esanddelaysremainamajorconstrainingfactorinsystemperformance,SOthestudyfortheinterconnectionlinesbecomearesearchhotspotinacademia.Interconnectdissipationpoweranddelayaleproducedwimthetransmittedsignalswingcloselylinked,SOalow—swingsignalingtechniquesCalleffectivelyreducetheinterconnecttogeneratepowe

6、randdelay,byalargenumberofdocumentstoreadandsummarize111isarticlefocusedonanalysisofeightkindsoflow-swingcircuitwitlltheirrespectivecharacteristics,advantagesanddisadvantagesaswellastheapplicableconditions,andinSMIC0.131.tmprocessmodellibrary,usingthefourth—layermetalinterconnect,width,spacingandlen

7、gthwere0.4IItm,0.4}lmand2mmundertheconditionsobtainedbysimulationCLC,SSDLC,SSDLC-l,SSDLC_2,PDIFEDIFFcircuitpowerconsumptioncomparedtoCMOSthedecreaseinfull—swingcircuitsare:71%,83%,74%,76%,30%,47%.nemj

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。