可用于高速片上系统异步IP 互连的低摆幅差分接口电路

可用于高速片上系统异步IP 互连的低摆幅差分接口电路

ID:37591730

大小:758.56 KB

页数:10页

时间:2019-05-25

可用于高速片上系统异步IP 互连的低摆幅差分接口电路_第1页
可用于高速片上系统异步IP 互连的低摆幅差分接口电路_第2页
可用于高速片上系统异步IP 互连的低摆幅差分接口电路_第3页
可用于高速片上系统异步IP 互连的低摆幅差分接口电路_第4页
可用于高速片上系统异步IP 互连的低摆幅差分接口电路_第5页
资源描述:

《可用于高速片上系统异步IP 互连的低摆幅差分接口电路》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、中国科学E辑:信息科学2008年第38卷第4期:627~636《中国科学》杂志社www.scichina.cominfo.scichina.comSCIENCEINCHINAPRESS可用于高速片上系统异步IP互连的低摆幅差分接口电路*乔飞,杨华中,黄刚,汪蕙清华大学电子工程系,北京100084*E-mail:qiaofei@tsinghua.edu.cn收稿日期:2006-10-18;接受日期:2007-01-17国家重点基础研究发展规划(批准号:G1999032903)、国家杰出青年基金(批准号:60025101)和自然科学基金重大科学计划(批准号:90707002)资助

2、项目摘要提出一种可用于高速片上系统异步IP模块互连的低摆幅差分接关键词口电路.此接口电路驱动器通过驱动阵列(driverarray)算法进行以降低功低功耗电路耗为目标的优化,接收器采用差分电平触发锁存器(differentiallevel-低摆幅接口电路triggeredlatch,DLTL)结构,能够正确恢复经过互连线传输的极低摆幅数差分信号反相器链驱动电路字信号.与同类接口电路比较,在500MHz的信号频率下,提出的接口电互连线路结构可以恢复50mV摆幅的数字信号,驱动器和接收器消耗更小的能异步电路量,并具有更小的功耗延时积.电路基于SMIC0.18μm1.8V数字CMO

3、S工艺,使用HSPICE模拟软件进行了验证;电路流片测试结果表明,所提出的DLTL接口电路可以取得最好的低摆幅信号恢复性能.随着集成电路制造工艺的提高,晶体管的几何尺寸不断减小,单位面积上可集成的晶体管数不断增加,因此为提高电路散热性能引入的封装成本不断提高,电路的稳定性也受到了很大影响.同时,电池供电的无线设备的广泛使用,使得电路功耗日益成为电路设计的一个重要约束.由此促使传统的以面积和性能为目标的二维的集成电路设计方法,正在向以低功耗、芯片面积和电路性能为目标的三维设计方法转变.集成电路的功耗来源主要有动态功耗、静态功耗、短路电流功耗和泄漏电流功耗.其中动态功耗占主要部分

4、.在一定电路性能约束下,电路某节点的动态功耗PDynamic是该节点负载电容CL、电源电压VDD和该节点的电压摆幅VSwing的函数,即1PCDynamic=LDDSwingVVfα,(1)2627乔飞等:可用于高速片上系统异步IP互连的低摆幅差分接口电路其中,f为电路的工作频率,α为信号活性.从(1)式中可见,减小α,CL,VDD和VSwing均可以减小电路的动态功耗.本文的工作主要就是针对如何通过减小VSwing来降低功耗.集成电路设计进入了深亚微米阶段,互连线功耗在电路整体功耗中占的比例越来越大,主要体现在工作在大负载、高信号频率的系统以及时钟网络的耗能上.Liu等在文

5、献[1]中指出互连线和互连线驱动器分别占系统总功耗的20%和65%.尤其是微系统芯片(SOC:sys-tem-on-chip)的设计对功耗有了更高要求,为缩短设计生产周期,大量的可重用IP核(reusableintellectualpropertycores)和一些互连通信模块应用于SOC的设计过程中.因此,IP核之间互连[2~4]通信消耗的巨大的能量,使得降低互连线功耗日益得到工业界和学术界的重视.减小互连线功耗主要从两个方面考虑,首先是要合理优化驱动电路,使其可以以尽量低[5]的功耗工作在高信号频率、大负载状态下.本文采用了经过低功耗驱动阵列算法优化的级联[6]反相器电路

6、结构作为互连线驱动电路,有效地降低了整个接口电路的功耗.此外,还可以通过降低互连线上的电压摆幅VSwing的方法来降低互连线的功耗,这项技术的关键和难点在于如何识别并恢复极低摆幅电压信号.我们采用差分电平触发锁存器(differentiallevel-triggeredlatch,DLTL)结构,在500MHz信号频率的测试条件下,可以成功地将互连线上50mV的低摆幅信号恢复成为全摆幅信号.本文第1部分主要介绍差分低摆幅接口电路的基本模型;第2部分介绍我们提出的低功耗互连线驱动电路的设计方法;第3部分介绍我们提出的互连线接口电路结构并将其与几种已有的接口电路结构进行比较;第4

7、部分是模拟结果,主要比较了不同接收器结构在不同互连线负载和输入信号频率条件下的功耗和功耗延时积性能,电路模拟基于SMIC0.18μm1.8V数字CMOS工艺,使用HSPICE模拟软件进行验证;第5部分是芯片测试结果比较;文章最后一部分总结全文并提出今后的工作设想.1差分低摆幅互连线接口电路模型为能够正确比较各种低摆幅接口电路结构的功耗和性能,我们对差分低摆幅互连线接口电路建立一个基本模型,如图1所示.下文中电路模拟和分析比较都将建立在这个模型的基础之上.图1(a)中,全摆幅信号VIN通过互连线驱动器变为

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。