Verilog HDL数字设计与综合 夏宇闻译(第二版)课后题答案

《Verilog HDL数字设计与综合 夏宇闻译(第二版)课后题答案》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第二章/*1----------------------------------------------*/moduleIS;//...SCsc1;MEMmem1;Xbarxbar1;endmodule;moduleSC;//...endmodule;moduleXbar;//...endmodule;moduleMEM;//...endmodule;moduleTop;ISis1;endmodule/*2----------------------------------------------*/moduleFA;endmodulemo

2、duleRipple_Add;FAfa0;FAfa1;FAfa2;FAfa3;Endmodule第三章/*1---------------------------------------------------------------*/a:8b0111_1011b:16hxxxxc:-2(1010)--取反（1101）----再加一（1110）d:'h1234/*2---------------------------------------------------------------*/a:正确b:正确c:正确d:正确/*3----

3、-----------------------------------------------------------*/a：合法b：合法c：不合法，含有$为延时含义d：标识符组成：字母数字下划线。/*4---------------------------------------------------------------*/a:wire[7:0]a_in;b:reg[31:0]c:integercount;d:timesnap_shot;e:integerdelays[20];f:reg[63:0]mem[256];g:parame

4、tercach_size=256;/*5---------------------------------------------------------------*/a:1010b:10c:400第四章/*1-----------------------------------------------------------------------*///模块的基本组成部分有哪些？哪几个部分必须出现？模块定义已关键字module开始，模块名，端口列表，端口声明和可选的参数声明出现在其他部分的前面，endmodule必须为最后一条语句1）

5、wire。reg和其他类型的变量的声明2）数据流语句（assign，连续赋值语句）3）低层模块实例4）always和initial块，所有的行为语句都在这些块中5)任务和函数。其中module和模块名和endmodule是必不可少的。/*2-----------------------------------------------------------------------*///一个不与外界环境交互的模块是否有端口？模块定义中是否有端口列表？不与外界交互即没有端口列表，在没有端口的情况下端口列表也是不存在的。/*3---------

6、--------------------------------------------------------------*/moduleshift_reg(reg_in[3:0],clock,reg_out[3:0]);input[3:0]reg_in;inputclock;output[3:0]reg_out;//......endmodule;/*4-----------------------------------------------------------------------*///connectinordermodu

7、lestimulus();reg[3:0]REG_IN;wire[3:0]REG_OUT;regCLK;shift_regsr1(REG_IN,CLK,REG_OUT);endmodule/*5-----------------------------------------------------------------------*///connectbynamemodulestimulus();reg[3:0]REG_IN;wire[3:0]REG_OUT;regCLK;shift_regsr1(.clock(CLK),.reg_in

8、(REG_IN),.reg_out(REG_OUT));endmodule/*6-------------------------------------------------