Verilog数字系统设计教程(第二版) 夏宇闻

Verilog数字系统设计教程(第二版) 夏宇闻

ID:39450564

大小:6.98 MB

页数:498页

时间:2019-07-03

Verilog数字系统设计教程(第二版) 夏宇闻_第1页
Verilog数字系统设计教程(第二版) 夏宇闻_第2页
Verilog数字系统设计教程(第二版) 夏宇闻_第3页
Verilog数字系统设计教程(第二版) 夏宇闻_第4页
Verilog数字系统设计教程(第二版) 夏宇闻_第5页
Verilog数字系统设计教程(第二版) 夏宇闻_第6页
Verilog数字系统设计教程(第二版) 夏宇闻_第7页
Verilog数字系统设计教程(第二版) 夏宇闻_第8页
Verilog数字系统设计教程(第二版) 夏宇闻_第9页
Verilog数字系统设计教程(第二版) 夏宇闻_第10页
资源描述:

《Verilog数字系统设计教程(第二版) 夏宇闻》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、[GeneralInformation]书名=Verilog数字系统设计教程作者=夏宇闻编著页数=478SS号=12010186出版日期=2008出版社=北京市:北京航空航天大学出版社电建论坛制作封面书名版权前言目录第1章Verilog的基本知识1.1硬件描述语言HDL1.2VerilogHDL的历史1.2.1什么是VerilogHDL1.2.2VerilogHDL的产生及发展1.3VerilogHDL和VHDL的比较1.4Verilog的应用情况和适用的设计1.5采用VerilogHDL设计复杂数字电路的优点1.5.1传统设计方法—电路原理图输入法1.5.2VerilogHDL设

2、计法与传统的电路原理图输入法的比较1.5.3Verilog的标准化与软核的重用1.5.4软核、固核和硬核的概念及其重用1.6采用硬件描述语言(VerilogHDL)的设计流程简介1.6.1自顶向下(Top-Down)设计的基本概念1.6.2层次管理的基本概念1.6.3具体模块的设计编译和仿真的过程1.6.4具体工艺器件的优化、映像和布局布线小结思考题第2章Verilog语法的基本概念概述2.1Verilog模块的基本概念2.2Verilog用于模块的测试小结思考题第3章模块的结构、数据类型、变量和基本运算符号概述3.1模块的结构3.1.1模块的端口定义3.1.2模块内容3.1.3理

3、解要点3.1.4要点总结3.2数据类型及其常量和变量3.2.1常量3.2.2变量3.3运算符及表达式3.3.1基本的算术运算符3.3.2位运算符小结思考题第4章运算符、赋值语句和结构说明语句概述4.1逻辑运算符4.2关系运算符4.3等式运算符4.4移位运算符4.5位拼接运算符4.6缩减运算符4.7优先级别4.8关键词4.9赋值语句和块语句4.9.1赋值语句4.9.2块语句小结思考题第5章条件语句、循环语句、块语句与生成语句概述5.1条件语句if-else语句5.2case语句5.3条件语句的语法5.4多路分支语句5.5循环语句5.5.1forever语句5.5.2repeat语句5

4、.5.3while语句5.5.4for语句5.6顺序块和并行块5.6.1块语句的类型5.6.2块语句的特点5.7生成块5.7.1循环生成语句5.7.2条件生成语句5.7.3case生成语句5.8举例5.8.1四选一多路选择器5.8.2四位计数器小结思考题第6章结构语句、系统任务、函数语句和显示系统任务概述6.1结构说明语句6.1.1initial语句6.1.2always语句6.2task和function说明语句6.2.1task和function说明语句的不同点6.2.2task说明语句6.2.3function说明语句6.2.4函数的使用举例6.2.5自动(递归)函数6.2.

5、6常量函数6.2.7带符号函数6.3关于使用任务和函数的小结6.4常用的系统任务6.4.1$display和$write任务6.4.2文件输出6.4.3显示层次6.4.4选通显示6.4.5值变转储文件6.5其他系统函数和任务小结思考题第7章调试用系统任务和常用编译预处理语句概述7.1系统任务$monitor7.2时间度量系统函数$time7.3系统任务$finish7.4系统任务$stop7.5系统任务$readmemb和$readmemh7.6系统任务$random7.7编译预处理7.7.1宏定义define7.7.2”文件包含”处理include7.7.3时间尺度/timesc

6、ale7.7.4条件编译命令ifdef、else、endif7.7.5条件执行小结思考题第8章语法概念总复习练习概述小结第9章VerilogHDL模型的不同抽象级别概述9.1门级结构描述9.1.1与非门、或门和反向器及其说明语法9.1.2用门级结构描述D触发器9.1.3由已经设计成的模块构成更高一层的模块9.2VerilogHDL的行为描述建模9.2.1仅用于产生仿真测试信号的VerilogHDL行为描述建模9.2.2VerilogHDL建模在Top-Down设计中的作用和行为建模的可综合性问题9.3用户定义的原语小结思考题第10章如何编写和验证简单的纯组合逻辑模块概述10.1加法

7、器10.2乘法器10.3比较器10.4多路器10.5总线和总线操作10.6流水线小结思考题第11章复杂数字系统的构成概述11.1运算部件和数据流动的控制逻辑11.1.1数字逻辑电路的种类11.1.2数字逻辑电路的构成11.2数据在寄存器中的暂时保存11.3数据流动的控制11.4在VerilogHDL设计中启用同步时序逻辑11.5数据接口的同步方法小结思考题第12章同步状态机的原理、结构和设计概述12.1状态机的结构12.2Mealy状态机和Moore状态机的不同点12

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。