《计算机组成原理》实验讲义new

《《计算机组成原理》实验讲义new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、计算机组成原理实验讲义爱迪克教学实验系统20010年2月24日目录实验一、实验系统介绍2实验二、时序与启停实验3实验三、算术逻辑运算单元实验5实验四、通用寄存器单元实验9实验五、存储器和总线实验13实验六、堆栈寄存器实验17实验七、微程序控制单元实验21实验八、指令部件模块实验24实验九、模型机的总体设计28实验十综合实验的调试36实验一、实验系统介绍一、实验目的：1、熟悉爱迪克教学实验系统的组成；2、了解该系统各个功能模块的芯片组成情况二、实验原理1、本功能模块本实验仪自身就是一个可运行的系统，整个系统采用功能模块化的设计思路，实

2、验者可单独设计和调试各个功能模块，最终实现一个新的系统。整个实验机提供了运算器模块、指令部件模块、堆栈寄存器模块、存储器模块、总线传输模块、微程序模块、启停和时序模块，以及用于调试和观察数据的监控模块。2、组成结构系统采用总线结构。本实验机的总线分为：内部、外部地址总线，内部、外部数据总线。整个系统的各个总线都布有测试孔，以便于测试。各模块的电源、地、地址数据总线已经按照标准连接完毕，控制信号都按各功能模块的布局引出，供实验者便定位各测试点。3、监控模块实验者可通过监控模块来修改微程序和内存中的程序，并可以通过本机提供的液晶屏观察当

3、前地址、当前总线上的数据和当前的微指令和一些关键寄存器的值。4、操作方式单机方式：通过24个按健和液晶屏来编辑内存和微程序存储器中的数据，在系统运行时可监控所有关键数据。实验者使用开关来产生二进制吗进行微程序和程序的编写。联机方式：本系统可与PC机相连，PC机上提供了windows界面的操作软件，实验者可在PC机上进行编辑、加载、动态调试等操作。三、实验步骤1、进行仪器使用前的测线训练；2、逐步了解仪器上的时序单元、启停单元、串口通讯、电源、算术逻辑单元、微程序控制单元、寄存器组、指令寄存器、监控单元、总线、内存等实验单元的芯片组成

4、情况，并做好记录实验二、时序与启停实验一、实验目的1、掌握时序产生器的组成方式2、熟悉启停电路的原理3、体会新旧仪器在该实验上的不同二、实验要求按照实验步骤完成实验项目，了解程序如何开始、停止运行，用示波器观察时序，并且画出时序图。对比新旧实验机器产生的时序图。三、实验原理一）新仪器的实验原理㈠时序与启停单元的构成：1、启停电路由1片7474、1片74LS08组成，1个LED（RUN）表示当前实验机的状态（运行LED亮、停止LED灭）。2、时序电路由1片74LS157、2片74LS00、4个LED脉冲指示灯（PLS1、PLS2、PL

5、S3、PLS4）组成。当LED发光时，0表示有上升沿产生。㈡启停、脉冲单元的原理：启停原理：启停电路由1片74747组成，当按下RUN按钮，信号输出RUN=1、STOP=0，表示当前实验机状态为运行状态。当按下STOP按钮，信号RUN=0、信号STOP=1，表示当前实验机状态为停止状态。当系统处于停机状态时，微地址、进位寄存器都被清零，并且可通过监控单元来读写内存和微程序。在停止状态下，当HALT上有1个高电平，同时HCK由1个上升沿，此时高电平被打入寄存器中。信号RUN=1、STOP=0，使实验机处于运行状态。㈢时序电路：时序电路

6、由监控单元来控制时序输出（PLS1、PLS2、PLS3、PLS4）。实验所用的时序电路可产生4个等间隔的时序信号PLS1、PLS2、PLS3、PLS4。为了便于监控程序流程，由监控单元输出PO信号和SIGN脉冲来实现STEP(微单步)、GO（全速）和HALT（暂停）。当实验机处于运行状态，并且是微单步执行，PLS1、PLS2、PLS3、PLS4分别发出一个脉冲。全速执行时PLS1、PLS2、PLS3、PLS4脉冲将周而复始的发送出去。在时序单元中提供了4个按钮，可手动给出4个独立的脉冲，以便单拍调试模型机。图2-8-3图2-8-4实

7、验三、算术逻辑运算单元实验一、实验目的：1、掌握简单运算器的数据传输方式；2、掌握74LS181的功能和应用。二、实验要求：完成不带进位位算术、逻辑运算实验，了解算术逻辑运算单元的运行过程。三、实验原理：1、ALU单元实验构成：1、运算器由2片74LS181构成8位字长的ALU单元。2、2片74LS374作为2个数据锁存器（DR1、DR2），8芯插座ALU-IN作为数据输入端，可通过短8芯扁平电缆，把数据输入端连接到数据总线。3、运算器的数据输出由一片74LS244（输出缓冲器）来控制，8芯插座ALU-OUT作为数据输出端，可通过短

8、8芯扁平电缆把数据输出端连接到数据总线上。2、ALU单元的工作原理（如图3-1）：数据输入锁存器DR1的EDR1为低电平，并且D1CK有上升沿时，把来自数据总线的数据打入锁存器DR1。同样使EDR2为低电平、D2CK有上升沿时把数据总