计算机组成原理实验new

《计算机组成原理实验new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、整机仿真整机是将所有模块通过总线连接在一起，成为一台完整的计算机。设计需求：该部分将各子模块综合，通过输入/输出设备实现汇编语言的编辑和编译，生成二进制代码；将二进制代码存入主存，顺序执行，经过“指令模块”实现全速、单步或微单步运行程序，完成程序功能。各步程序结果，各寄存器变量通过显示输出实时查看。实验一存储系统【实验目的】：掌握存储系统，存储器和Cache的组成。掌握CPU读写数据过程，内存存取数据过程，Cache读写过程、地址映射机制和存储块的替换策略。能够分析Cache命中率，CPU读写数据的延迟时间。（图1所示的是存储系统体系结构，图2所示的是存

2、储器体系结构，图3所示的是Cache体系结构）。【实验要求】：编写一个CPU读写数据的仿真程序，满足下面要求：1.采用Cache-Memory存储层次。2.地址长度为16位，数据寄存器长度16位，存储字长是8位，采用小端存储模式。3.Cache采用二路组相联，Cache大小为1KB，每个字块4个字，字长为2B。4.能根据有效地址读Cache和内存，把数据读入数据寄存器中；能根据有效地址把数据寄存器中的数据写入到Cache和内存。Cache采用写直达法。存储系统中的所有数据用二进制表示。数高速缓存控制器据Cache存储体主存CPU地址数据图1存储系统体系结

3、构读写电路MDR......存储体...数据总线译码器读/写...MAR地址总线图2存储器体系结构CacheMAR图3Cache体系结构【输入/输出】：输入从input.txt文本读入，全部用十进制表示。格式为：读写（Load/Store）地址单元数据（如果是读操作就不用输入数据）。输出到output.txt文本中。如果是读操作，格式为：数据寄存器中读出的数据（十进制表示）数据来源（Cache或者是Memory）；如果是写操作，格式为：写入的内存地址单元（十进制表示）写入的数据（十进制表示）。所有访存程序执行完以后，输出系统延迟时间。【讨论】：

4、假设Cache存取周期为50ns,主存存取周期为250ns。Cache替换策略采用FIFO和LRU算法，分别分析下Cache命中率，是否存在“颠簸”和系统总延迟时间。实验五汇编过程【实验目的】：汇编程序虽然是一种低级语言，比较直观地描述数据在寄存器中的操作，但也需要相应的汇编器生成机器可识别的执行文件，即翻译成机器语言，再经CPU的译指才能进行数据操作。通过该实验可更为详尽地了解计算机的底层结构。【实验要求】：：编程实现汇编语言的编辑界面，模块功能实现允许用户输入自编的汇编程序，编译成二进制代码。功能模块包括用户程序文件操作模块、用户程序语法检查模块、用

5、户程序编译生成二进制代码模块。用户程序文件操作模块提供程序文件的打开、编辑、保存操作。打开操作是将用户已经编辑好的程序文件（如txt、asm文件）读入到仿真界面中；编辑操作是提供文本输入、添加、删除基本操作；保存是仿真程序向硬盘写文档，提供用户代码的保存和再利用。设计思路提示：文件操作函数，显示输出和键盘输入函数的使用用户程序查错模块，是根据已有的或自定的指令系统（可选取部分指令以精简检查对象），加入自定的约束规则，检查用户程序文件中的语法错误和指令错误，并输出错误所在位置。设计思路提示：指令集的查阅，字符串操作函数的使用若指令符合既定指令系统规定的指令

6、格式，则用户程序编译生成二进制代码文件。设计思路提示：数组的定义，查表法数值转换，指令长度的正确使用题目【实验目的】简述实验目的【实验内容】简述实验内容【需求分析】1、程序能够实现的功能；2、程序的输入，包含输入的数据格式和说明；3、程序的输出，程序输出的形式；4、合作人和分工。【概要设计】1、程序的模块组成；2、程序的主要流程图；3、程序主要的数据结构设计；【详细设计】各个模块的主要函数类型定义和说明。【实验结果】给出一些仿真实例，分析和比较实验结果。【问题讨论】1、实验得出的结论；2、程序中可以改进和扩展的部分；3、自己对实验内容的理解和思考。实验二

7、输入输出系统实验一中我们已经实现了一个如图1所示的存储系统。在实验二中我们将加入I/O接口模块，中断模块、DMA模块，仿真I/O接口的工作流程。实验二的系统示意图如图2所示。图1.实验一存储系统示意图图2.实验二系统示意图【实验目的】掌握I/O接口的结构组成和作用，了解I/O传输数据的具体过程。掌握中断和DMA方式的工作过程，通过实验比较两种工作方式相同点和不同点，分析两种工作方式的优劣。【实验内容】在实验一的基础上增加I/O接口模块，中断模块，DMA模块，仿真I/O接口工作过程，并比较中断和DMA两种工作方式的特点。一、I/O接口模块1、实现一个I/O

8、接口模块，模块组成如下图所示。图3.I/O接口结构示意图2、要求能够通过设备选择