实验十_EDA开发软件的使用

实验十_EDA开发软件的使用

ID:38492422

大小:114.50 KB

页数:3页

时间:2019-06-13

实验十_EDA开发软件的使用_第1页
实验十_EDA开发软件的使用_第2页
实验十_EDA开发软件的使用_第3页
资源描述:

《实验十_EDA开发软件的使用》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、实验十EDA开发软件的使用一、实验目的1、熟悉GW48系列EDA/ESDA实验开发系统;2、学习Altera可编程逻辑器件开发软件QuartusⅡ的使用;二、实验原理加法器是一种组合逻辑电路,主要功能是实现二进制数的算术加法运算。半加器完成两个一位二进制数相加,而不考虑来自低位的进位,半加器的逻辑表达式为:逻辑符号如下图10.1所示,An,Bn为输入端,Sn是一位和输出端,Cn分别为向高位的进位。SnCnBnAn半加器SnCnBnAnCn-1全加器图10.1半加器逻辑符号图图10.2全加器逻辑符号图全加器是带有进位的二

2、进制加法器,全加器的逻辑表达式是:全加器逻辑符号如图10.2所示,它有3个输入端:An,Bn和Cn-1,Cn-1为来自低位的进位输入端,两个输出端Sn和Cn。实现全加器逻辑功能的方案有多种,下图10.3是用两个半加器和一个或门构成的一位全加器:图10.3用半加器构成一位全加器原理图三、实验内容1、打开QuartusⅡ的图形编辑器,输入如下一位半加器的电路图,文件名为“half_adder.bdf”,并对其进行编译和仿真,生成元件符号供全加器调用。图10.4一位半加器电路原理图2、根据图10.3,调用两个半加器和一个或门

3、(or2)构成一个一位全加器,文件名为“full_adder.bdf”,对其进行编译和仿真,并对仿真结果进行分析;3、对一位全加器设计文件“full_adder.bdf”完成锁定引脚、编程下载和硬件验证。选择实验电路结构图NO.5,将输入信号An、Bn和Cn-1分别锁定到PIO7~PIO5(对应目标芯片的240、239、238引脚),由键8、键7和键6控制;将输出信号Sn和Cn分别锁定到PIO14、PIO15(对应目标芯片的8、12脚),结果显示在发光二极管D7、D8上。引脚锁定完成后,需要对设计文件进行重新编译,然后

4、打开GW48实验系统的电源,选择模式“5”,打开“Tools”菜单下的“Programmer”窗口,下载模式(MODE)选择“JTAG”,点击“START”将一位全加器的编程文件下载到目标芯片中。利用实验开发系统上的键8、键7和键6产生不同的输入信号组合,观察输出信号的发光二极管D8、D7,验证设计的一位全加器的逻辑功能是否正确。四、实验仪器及设备PC机一台、GW48-CK实验系统一套、下载电缆一根、UT51数字万用表及DF4320双踪示波器各1只五、实验报告1、绘出一位半加器和一位全加器的原理图,绘出各自仿真波形;2

5、、给出一位全加器的引脚锁定信息;3、总结实验步骤和实验结果;完成实验思考题;4、归纳本次实验心得体会(从本次实验中获得了那些收益、本次实验中你的成功之处与有待改进的地方,下次怎样改进等)。六、实验思考题减数Yn低位借位Bn-1差Dn借位输出Bn被减数Xn全减器图10.4一位全减器逻辑符号图在MAX+plusⅡ下用图形输入设计法设计一位全减器,如下图10.4所示;一位全减器的真值表如下表1.1所示:表1.1一位全减器的真值表被减数Xn减数Yn低位借位输入Bn-1差Dn向高位借位输出Bn000000011101011011

6、0110010101001100011111提示:一位全减器的逻辑表达式为:

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。