实验一 eda软件的熟悉与使用

实验一 eda软件的熟悉与使用

ID:10810389

大小:138.00 KB

页数:5页

时间:2018-07-08

实验一 eda软件的熟悉与使用_第1页
实验一 eda软件的熟悉与使用_第2页
实验一 eda软件的熟悉与使用_第3页
实验一 eda软件的熟悉与使用_第4页
实验一 eda软件的熟悉与使用_第5页
资源描述:

《实验一 eda软件的熟悉与使用》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、电子信息工程学系实验报告成绩:课程名称:EDA技术与实验指导教师(签名):实验项目名称:EDA软件的熟悉与使用实验时间:2012-09-12班级:通信102姓名:hhh学号:1232434实验目的:1.熟悉ALTERA公司EDA设计工具软件max+plusⅡ。实验环境:Windows7、max+plusⅡ10等。实验内容及过程:内容:1.学习max+plusⅡ的安装,熟悉max+plusⅡ中重要菜单命令含义。2.应用max+plusⅡ软件,通过设计一位半加器的实验,熟练掌握max+plusⅡ软件设计流程。过程:1.了解和熟悉max+pl

2、usⅡ软件的菜单界面和命令功能。2.设计一位半加器,按照流程做完从新建文件,编译,仿真,分配引脚等软件操作部分的全过程。实验结果及分析:1.绘制出max+plusⅡ软件设计的详细流程图,如图1.1所示。第5页共5页2.max+plusⅡ软件的目标器件选择:MAX+pulsⅡ提供的库元件可以分为四类,分别存放在安装目录>max2lib目录下的prim、mf、mega_lpm和edif子目录下。在symbol在子菜单Entersymbol里出现如图1.2所示的界面,双击左键SymbolFiles里的器件或选中器件单击OK按钮即可完成目标

3、器件的选择。图1.2添加元件窗口3.max+plusⅡ软件的I/O分配:输入输出接口一般默认由软件系统自己命名分配,可以在默认名称上双击左键,更改默认名,即可完成对端口的名称进行编辑。4.锁定引脚:如果没有对引脚进行锁定,软件会安连线分布默认锁定,也可以手动锁定。手动锁定的方法是运行菜单命令Layout—>CurrentCompilation第5页共5页Floorplan,按界面提示安排输入输出端口在芯片上的具体位置。5.分析一位半加器的功能表,可得工作原理图,如图1.3所示,指定芯片即运行Assign下的Device。图1.3一位半加

4、器的电路原理图6.编译工程。运行菜单命令MAX+pulsⅡ下的Compiler,单击Start进行编译,运行如下图1.4所示:图1.4编译器界面及运行后的错误信息提示7.仿真节点插入。运行MAX—plusⅡ下的WaveformEditor进入波形编辑窗口,再运行Node下的EnterNodesformSNF,打开插入节点的对话框,点击List,在点击界面中间的“=>”,即可完成仿真节点的插入。第5页共5页图1.5仿真节点的插入8.输入波形设置和波形仿真。运行菜单命令下的Options下的GridSize进行栅格尺寸设置。对A、B设置不同

5、的时钟。运行菜单命令下的MAX+pulsⅡ下的Simulator,打开仿真窗口,点击单击Start进行仿真,仿真器窗口如图1.6所示。图1.6仿真波形窗口CPLD和FPGA的差异尽管FPGA和CPLD都是可编程ASIC器件,有很多共同特点,但由于CPLD和FPGA结构上的差异,具有各自的特点:  一、是CPLD更适合完成各种算法和组合逻辑,FPGA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。  二、是CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FP

6、GA的分段式布线结构决定了其延迟的不可预测性。  三、是在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程,FPGA主要通过改变内部连线的布线来编程;FPGA可在逻辑门下编程,而CPLD是在逻辑块下编程。四、是FPGA的集成度比CPLD高,具有更复杂的布线结构和逻辑实现。五、是CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术,无需外部存储器芯片,使用简单。而FPGA的编程信息需存放在外部存储器上,使用方法复杂。第5页共5页六、是PLD的速度比FPGA快,并

7、且具有较大的时间可预测性。这是由于FPGA是门级编程,并且CLB之间采用分布式互联,而CPLD是逻辑块级编程,并且其逻辑块之间的互联是集总式的。七、是在编程方式上,CPLD主要是基于E2PROM或FLASH存储器编程,编程次数可达1万次,点是系统断电时编程信息也不丢失。CPLD又可分为在编程器上编程和在系统编程两类。FPGA大部分是基于SRAM编程,编程信息在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次,可在工作中快速编程,从而实现板级和系统级的动态配置。八、是CPLD保密性好,FPGA保

8、密性差。九、是一般情况下,CPLD的功耗要比FPGA大,且集成度越高越明显。实验心得:通过一位半加器的设计实验,我熟悉了max+plusⅡ软件的控件命令,学会了max+plusⅡ软件设计电路的基本步骤流程,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。