GO_CFAR检测器在FPGA上的实现

GO_CFAR检测器在FPGA上的实现

ID:38279595

大小:802.42 KB

页数:3页

时间:2019-05-27

GO_CFAR检测器在FPGA上的实现_第1页
GO_CFAR检测器在FPGA上的实现_第2页
GO_CFAR检测器在FPGA上的实现_第3页
资源描述:

《GO_CFAR检测器在FPGA上的实现》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、现代电子技术2008年第13期总第276期通信与信息技术GO-CFAR检测器在FPGA上的实现1211赵冰,姜玉国,邱军海,王世桥(1.烟台工程职业技术学院山东烟台264006;2.东方电子信息产业集团有限公司山东烟台264001)摘要:提出了采用FPGA技术对雷达的视频信号进行GO-CFAR检测,克服了DSP处理速度有限、实时性差和ASIC器件灵活性差的问题。以自行研制的雷达信号处理PCI卡为平台,详细介绍了GO-CFAR算法在FPGA芯片上实现的原理和过程,并结合仿真结果说明了利用FPGA进

2、行恒虚警检测的优势,为雷达恒虚警检测的工程实现提出了一条新思路。关键词:雷达;GO-CFAR;FPGA;VHDL中图分类号:TN95文献标识码:B文章编号:1004-373X(2008)13-081-02RealizationofGO-CFARDetecterBasedonFPGAZHAOBing1,JIANGYuguo2,QIUJunhai1,WANGShiqiao1(1.YantaiTechnologyandEngineeringCollege,Yantai,264006,China;2.Do

3、ngfangElectronicsInformationIndustryGroupCo.Ltd.,Yantai,264001,China)Abstract:ItputsforwardthattheFPGAisusedtorealizeGO-CFARdetectionofradarvideosignal.ThistechniquecouldovercomeproblemsonlimitedprocessingspeedandpoorrealtimeperformanceofDSP.BasedonthePCIradars

4、ignalprocess-ingplatformmadebyourownlab,theprincipleandcourseofGO-CFARalgorithmbasedonFPGAisintroduced.Theadvanta-gesofFPGAaredisplayedbyitscombinationwithsimulationresultsofradarCFARdetection,whichsuppliesanewmethodfortheimplementationofradarCFARdetectionseng

5、ineering.Keywords:radar;GO-CFAR;FPGA;VHDL[1]在雷达恒虚警检测算法的工程实现过程中,需要1系统的硬件结构雷达信号处理器具有较快的实时性,并且对信号处理器的稳定性、体积、功耗等也有严格的要求。而在传统的在具体实现过程中主要采用一块基于FPGA的雷达信号处理卡,既可以采集来自雷达接收机的中频、视雷达信号处理方法中通常采用通用DSP处理器,通用频信号并对其进行数字信号处理,又可以自身模拟产生DSP芯片具有开发简便、使用灵活的优点,但处理速度雷达中频、视频信号进行数字信号处理或

6、不处理直接送相对要低一些,不能保证信号处理的实时性,并且工作往雷达信号处理机。雷达信号处理卡的硬件电路结构时通常需要较多的外围器件,导致硬件的体积较大,如框图如图1所示。果专门定制ASIC电路,就大大增加了开发费用与开发周期。近年来,FPGA技术的快速发展为我们提供了一种更好的解决这一问题的途径。由于它本身所具备的并行结构的算术结构,使得它特别适合用作高性能的数据[2]通路处理器。利用FPGA实现雷达恒虚警检测算法,具有实时性强,硬件系统体积小结构灵活,适于模块化设计,开发周期短,并且支持在线可编程,使系统具有[3,

7、4]较强的通用性和可扩展性等优点。本文以此为出发点,提出并讨论了一种利用FPGA图1雷达信号处理卡的硬件电路结构框图技术实现GO-CFAR检测器的方法。FPGA采用的是Xilinx公司的100万门FPGA芯收稿日期:2007-12-18片XC3S1000,其配置芯片为Xilinx公司的1Mb/s容81通信设备赵冰等:GO-CFAR检测器在FPGA上的实现量PROM芯片XC18V01,以主动串行方式对FPGA进cfaren为高电平时有效;countdist、clk与cfaren行上电配置。AD,DA分别为ADI公司

8、12位高速模数为控制时序关系的主要系统变量;cfarin为视频积累转换芯片AD9432与14位高速数模转换芯片后输入的信号。AD9764。SRAM采用Cypress公司的256k16b视频积累后的信号实时不断地输入到FPGA中,SRAM芯片CY7C1041。这时需要将视频积累的信号幅度量化后存储起来。通设计中利用FPGA实现32位/33MHz

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。