在fpga上实现matlab和simulink的算法

在fpga上实现matlab和simulink的算法

ID:33332714

大小:1.13 MB

页数:26页

时间:2019-02-24

在fpga上实现matlab和simulink的算法_第1页
在fpga上实现matlab和simulink的算法_第2页
在fpga上实现matlab和simulink的算法_第3页
在fpga上实现matlab和simulink的算法_第4页
在fpga上实现matlab和simulink的算法_第5页
资源描述:

《在fpga上实现matlab和simulink的算法》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、在FPGA上实现MATLAB和Simulink的算法赵志宏(JohnZhao)全球产品市场部经理©2015TheMathWorks,Inc.1基于模型的设计RESEARCHREQUIREMENTS•快速验证理论和算法的正确性DESIGN•根据实现的要求搭建系统构架Testbench&AlgorithmsTEST&VERIFICATIONBehavioralModelPrototypeModel•直接产生可读的代码•快速进行性能和资源的优化IMPLEMENTATIONC,C++VHDL,Verilog•复用算法的测试平台和数据ARMFPGA•支持多种工业测试标准INTEGRATION2HD

2、L代码产生和验证代码产生MATLAB®andSimulink®–可读的VHDL或VerilogAlgorithmandSystemDesign–为主频和资源进行优化的多种选项验证HDLCoderLinkforModelSimHDLVerifier–产生RTL测试平台–与ModelSim或Incisive联合仿真Generate设计自动化–集成了Xilinx或Altera的综合工具Verify–可对主频和资源进一步优化–支持很多XilinxandAltera的开发板卡HDLFPGAASIC3演示实例请仔细观察•怎样用Simulink搭建和仿真你的算法•怎样迅速产生HDL代码•代码可读

3、性如何•怎样迅速把代码综合到Xilinx的芯片上•怎样提高代码的效率4还记得刚刚演示的功能吗?5按钮式工作流程HDLWorkflowAdvisor全自动化的工作流程从模型到FPGA实现和时序分析6模型和代码的双重追踪性(Traceability)7资源使用预估8找出关键路径MATLAB®andSimulink®HDLCoderHDLReportsSynthesisBits在算法结构中直接看到实现后的关键路径FPGA9满足时序约束分布式管道寄存器(DistributedPipelining)分布式管道寄存器(在模型中重定时)在需要时自动补偿延迟用户可约束式重定时RegisterRe

4、gisterRegisterSmallercriticalpath10满足资源约束资源共享(ResourceSharing)11集成已有HDL代码在Simulink用黑箱的功能嵌入已有代码在Simulink中设置已有代码的接口信息12应用高级的算法模块13视觉HDL工具箱(VisionHDLToolbox)设计并实现视频图像处理的算法模拟算法在实现后的特性–提供基于像素的模块库–提供帧和像素流的自动转换–支持标准的和定制的图像格式在FPGA或SoC上建快速原型–(用HDLCoder)可产生高效、可读的HDL代码–(用HDLVerifier)进行FPGA在环测试和仿真加速14工具箱提供

5、的模块库(基于像素的模块)图像分析和加强统计–边缘检测,中值滤波–直方图图像转换器–图像统计–色度重采样,颜色空间转换输入输出接口–去马赛克插补–帧到像素转换–Gamma校正–像素到帧转换图像滤波器其他实用功能–图像滤波器,中值滤波器–像素流控制总线产生器图像形态运算–像素流控制总线选择器–扩张,侵蚀,–开、闭15建立自己的支持像素流的模块采用文档中解释的像素流控制总线的协议和时序使您的模块的接口和像素流控制总线匹配16其他支持HDL代码产生的高级模块滤波–Biquad–Interpolator/Decimator–LMS无线通讯–FFT,NCO–QAM,BPSK,

6、QPSK–Viterbi,Convolutional,RS,Turbo17用MATLAB代码编写你自己的模块18产生XilinxVivadoIP核直接从MATLAB和Simulink产生可移植和复用的IP核包含AXI4接口,直接连接Zynq的ARM处理器产生的IP核可直接集成入XilinxIPCatalogAlgorithmAXI4-LitefromExternalAXI4AccessibleMATLAB/PortsRegistersSimulinkProgrammableLogicIPCore19产生AlteraIP核直接从MATLAB和Simulink产生可移植和复用的IP核

7、包含AXI4接口,直接连接AlteraSoC的ARM处理器产生的报告文档a可做IP核数据表与Altera的Qsys综合工具紧密集成20怎么验证产生的代码?21HDL验证产生独立的测试平台和测试数据–VHDL或Verilog测试平台–算法的输入输出记录在数据文件中–可在任何VHDL和Verilog仿真器中验证Simulink与EDA仿真器联合仿真–Cadence®Incisive®,–MentorGraphics®Model

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。