如何有效地在ATE上提高DDR存储器接口测试覆盖率

如何有效地在ATE上提高DDR存储器接口测试覆盖率

ID:38271550

大小:235.04 KB

页数:5页

时间:2019-05-24

如何有效地在ATE上提高DDR存储器接口测试覆盖率_第1页
如何有效地在ATE上提高DDR存储器接口测试覆盖率_第2页
如何有效地在ATE上提高DDR存储器接口测试覆盖率_第3页
如何有效地在ATE上提高DDR存储器接口测试覆盖率_第4页
如何有效地在ATE上提高DDR存储器接口测试覆盖率_第5页
资源描述:

《如何有效地在ATE上提高DDR存储器接口测试覆盖率》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、http://www.elecfans.com电子发烧友http://bbs.elecfans.com电子技术论坛如何有效地在ATE上提高DDR存储器接口测试覆盖率叶庆,郭铮,楚中曙,粟涯上海交通大学微电子学院,上海,中国,200122摘要:双倍数据速率(DDR,DoubleDataRate)DRAM由于其速度快、容量大,而且价格便宜,因此在各种需求大量数据缓存的场合得到了广泛使用。目前芯片上内嵌的DDRDRAM接口已经成为标准接口,这就需要对其本身进行测试。由于每个芯片速度特性的不同,使得DDRDRAM接口时间特性也不一样,用相同的测试程序覆盖速度

2、不同的芯片,会造成测试覆盖率的不同。本文在DQS上升沿转换点的搜索定位基础上,通过对DQS、DQ时间采样点赋值的方法,有效地解决了因芯片速度特性不同而引起的测试覆盖率问题。该方法经过批量生产的验证,可以提高约30%的测试良率。关键词:DDR,采样点(输出数据波形时间采样点),搜索定位1.DDRDRAM简介双倍数据速率(DDR,DoubleDataRate)。DRAM内存与标准同步动态随机内存(SDRDRAM)非常相象。SDRDRAM接收的地址命令由二个地址字组成,为节省输入管脚,采用了复用方式。第一地址字由行地址选通(RAS)锁存在DRAM芯片。紧随

3、RAS命令之后,列地址选通(CAS)锁存第二地址字。经过RAS和CAS,存储的数据可以被读取,RAS、CAS、数据有效均在时钟脉冲的上升边沿被启动。根据时钟指示,可以预测数据和其它信号的位置。因而,数据锁存选通可以精确定位。由于数据有效窗口的可预计性,所以可将内存划分成4个组进行内部单元的预充电和预获取。通过突发模式,可进行连续地址获取而不必重复RAS选通。连续CAS选通可对来自相同行的数据进行读取。DDR内存与SDR内存工作原理基本相同,但DDR在时钟脉冲的上升和下降沿均读取数据,所以数据传输率可以是时钟频率的两倍。DDR引入了一个双向数据时钟信号

4、(DQS),它在发送和接收数据时起作用。DQS在读取数据时数据由DDRSDRAM发出,在写入数据时数据由DDR控制器发出。DQS在读取数据时是与数据DQ时沿对齐的,写入数据时是与DQ中间对齐的。DDRSDRAM是通过一对差分时钟(CKand/CK)和命令(地址和控制信号)进行操作,数据传输是由DQS来完成的。[1]图读取数据http://www.elecfans.com电子发烧友http://bbs.elecfans.com电子技术论坛[1]图写入数据2.DDR的测试问题对于DDRDRAM接口的测试,通常采用如下方法。DUT(deviceundert

5、est)和ATE(AutomaticTestEquipment)间的测试连接框图如图3所示。CPU通过SDRAM端口从ATE向DDR载装入数据,然后DMA再将数据传输到存储器,然后再将数据从存储器传回DDR,CPU再上载数据回ATE来检查数据是否正确。这种情况下,DDR端口具有写数据的特征。DUTATEDDRCPUMemI/FPECardblockCLKDQSDQDDRMemblock图3DDR存储器接口和ATE的通信框图通常情况下,每个芯片的DDRDRAM接口的时间特性是类似的,但是由于每个芯片的速度特性可能因为制程、电压、温度的关系而表现出较大的

6、差异,DQS和DQ的输入波形会因不同的芯片发生漂移,这样可能会造成用一个设定的采样点来采集数据可能会采集到错误的数据,通常量产的芯片的速度会呈现一个正态分布,大部分芯片的速度会集中在一个典型值附近,也会有少部分芯片的速度分布在偏快或偏慢的区域,如图4所示。http://www.elecfans.com电子发烧友http://bbs.elecfans.com电子技术论坛典型芯片工作速度偏快.偏慢图4芯片速度正太分布图典型,偏快,偏慢芯片的相应的DDR输出波形特性如图5箭头表示DQS输出数据典型波形芯片时间采样DQ点,而且是设定在测DQS试程序里的。偏快

7、芯片DQDQS偏慢芯片DQhttp://www.elecfans.com电子发烧友http://bbs.elecfans.com电子技术论坛图5典型,偏快,偏慢芯片相应的DDR波形图在对DDRSDRAM进行数据读取的时候,传统做法是固定DQS,DQ的采样点,使典型芯片能够通过SDRAM的测试,而对于速度比较快的芯片,DQS和DQ采样点就相对实际波形延迟,同样,对于速度较慢的芯片,DQS和DQ采样点就相对实际波形提前了,如果DQS,DQ采样点是固定的,就会造成快或慢的芯片不能通过DDR测试。我们必须设法让DQS,DQ的采样点能够根据实际波形进行调节,这

8、样快和慢的芯片都可以通过DDR测试。那么如何实现采样点的实时调节呢?通过波形的分析,发现可以对DQS上升沿转

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。