数字系统测试与可测性设计实验指导书_ATPG应用

数字系统测试与可测性设计实验指导书_ATPG应用

ID:37958335

大小:602.00 KB

页数:22页

时间:2019-06-03

数字系统测试与可测性设计实验指导书_ATPG应用_第1页
数字系统测试与可测性设计实验指导书_ATPG应用_第2页
数字系统测试与可测性设计实验指导书_ATPG应用_第3页
数字系统测试与可测性设计实验指导书_ATPG应用_第4页
数字系统测试与可测性设计实验指导书_ATPG应用_第5页
资源描述:

《数字系统测试与可测性设计实验指导书_ATPG应用》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、word格式文档《数字系统测试与可测性设计》实验指导书(二)实验教师:2012年4月9日I.实验名称和目的实验名称:ATPG应用实验目的:了解Mentor公司的FastScan-(ATPG生成工具)业界最杰出的测试向量自动生成工具。了解测试各种基准电路的标准输入格式,运用FastScan工具生成测试向量。深入理解单固定故障模型相关概念。II.实验前的预习及准备工作:1、充分理解课堂上学习的故障模型相关概念。2、Mentor公司的测试相关工具的介绍缩略语清单:ATPG:AutomaticTestPatternGenerationATE:AutomatedTes

2、tEquipmentBIST:BuiltInSelfTestCUT:Chip/CircuitUnderTestDFT:DesignForTestabilityDRC:DesignRuleCheckingPI:PrimaryInputPO:PrimaryOutput组合ATPG生成工具FastScanFastScan是业界最杰出的测试向量自动生成(ATPG)工具,为全扫描IC设计或规整的部分扫描设计生成高质量的测试向量。FastScan支持所有主要的故障类型,它不仅可以对常用的Stuck-at模型生成测试向量,还可针对transition模型生成at-spee

3、d测试向量、针对IDDQ模型生成IDDQ测试向量。此外FastScan还可以利用生成的测试向量进行故障仿真和测试覆盖率计算。另外,FastScanMacroTest模块支持小规模的嵌入模块或存储器的测试向量生成。针对关键时序路径,FastscanCPA模块可以进行全面的分析。主要特点:•支持对全扫描设计和规整的部分扫描设计自动生成高性能、高质量的测试向量;•提供高效的静态及动态测试向量压缩性能,保证生成的测试向量数量少,质量高;•支持多种故障模型:stuck-at、toggle、transition、criticalpath和IDDQ;•支持多种扫描类型:多

4、扫描时钟电路,门控时钟电路和部分规整的非扫描电路结构;•支持对包含BIST电路,RAM/ROM和透明Latch的电路结构生成ATPG;•支持多种测试向量类型:Basic,clock-sequential,RAM-Sequential,clockPO,Multi-load;•利用简易的Procedure文件,可以很方便地与其他测试综合工具集成;•通过进行超过140条基于仿真的测试设计规则检查,保证高质量的测试向量生成;•FastScan专业整理word格式文档CPA选项支持at-speed测试用的路径延迟测试向量生成;•FastScanMacroTest选项支

5、持小规模的嵌入模块或存储器的测试向量生成;•FastScanDiagnostics选项可以通过分析ATE机上失败的测试向量来帮助定位芯片上的故障;•ASICVectorInterfaces选项可以针对不同的ASIC工艺与测试仪来生成测试向量;最新的ATPGAccelerator技术可以支持多CPU分布式运算;•智能的ATPG专家技术简单易用,用户即使不懂ATPG,也能够由工具自动生成高质量的测试向量;•支持32位或64位的UNIX平台(Solaris,HP-PA)及LINUX操作平台;FastScan的ATPG流程由上图可知,在启动FastScan时,Fas

6、tScan首先读入、解释并检查门级网表和一个DFT库。如果遇到问题,FastScan会退出并发布一个消息。如果没有遇到问题,FastScan直接进入到配置(Setup)模式。在配置模式,可以使用交互方式或者使用Dofile批处理方式,来建立关于电路和扫描的基本信息,以及指定在设计展平(flattening)阶段时影响生成仿真模型的条件。完成所有配置后,退出配置模式就直接进入到DRC检查阶段,进行DRC检查。如果检查通过,那么直接进入到ATPG模式。进入ATPG模式后由上图可看出,有四个过程:生成错误列表,生成测试模式,压缩测试模式和储存测试向量。FastSc

7、an的输入需要以下几个文件:带Scanchain专业整理word格式文档的电路网表,库描述文件和FastScan的三个控制文件(*.dofile,*.testproc,Timplate),下面分别进行详细解释。1.电路网表(*.v)已经带有扫描链的Verilog格式的网表。2.库描述文件(fs_lib)用于连接厂家提供的Mentor模型库。3.timeplate文件timeplate文件描述了ATPG向量中各时间点(输入跳变点,输出取样点,时钟沿位置,周期等)timescale和测试过程文件(procedurefile)文件名,可以根据需要加以修改。Fast

8、Scan是以事件为基础的。其时序模型是基于以测试周期

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。