SoC可测性设计与测试概述.docx

SoC可测性设计与测试概述.docx

ID:60748223

大小:175.11 KB

页数:8页

时间:2020-12-13

SoC可测性设计与测试概述.docx_第1页
SoC可测性设计与测试概述.docx_第2页
SoC可测性设计与测试概述.docx_第3页
SoC可测性设计与测试概述.docx_第4页
SoC可测性设计与测试概述.docx_第5页
资源描述:

《SoC可测性设计与测试概述.docx》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、SoC可测性设计与测试概述SummarizationforDFTandtestofSoCByMYJY2012-4inNJ摘要:本文简述了SoC的可测性设计的意义,以及SoC测试相关知识,并介绍了一些SoC测试数据压缩的方法,旨在对SoC的测试有更好更全面的了解。关键词:SoC,可测性设计,测试,压缩Abstract:ThispaperpresentthesignificanceofDFTandknowledgerelatedtoSoCtest.Italsointroduceseveraldatacompressiontechniques.Asaresult,wecan

2、learnmoreaboutSoCtest.Keywords:SoC,DFT,test,compression1引言随着社会与科技的不断发展,VLSI(VeryLargeScaleIntegration)复杂程度不断提高尺寸也日益缩小,VLSI的设计与测试也愈发受到关注。SoC(Systemonchip)作为集成电路发展的必然趋势,确保其有效性也作为VLSI发展的一个愈发重要的课题,所以SoC测试在产品的整个开发过程中也占据了越来越重要的地位。2Soc定义SoC的定义多种多样,通常具有采用深亚微米DSM技术、IP核复用、软硬件协同设计这三个特征。Soc结构应用越来越广

3、泛,其基于核的设计复用技术大大提高了复杂的电子系统的设计效率,所以SoC也是集成电路未来发展的趋势。3SoC可测性设计3.1SoC可测性设计的必要性相较于传统的IC设计,SoC具有多个不同的的特点:(1)SoC由数量级高达百万甚至更多的元器件组成,电路结构复杂,设计起点比普通ASIC高,需采用数模混合方法验证。(2)SoC一般使用深亚微米甚至超深亚微米(VDSM,<0.25μm)技术进行生产,延迟成为必须考虑的因素,加上线间和层间由于间隔很小而导致耦合作用增强等各方面因素,设计验证变的相对困难。(3)SoC的时钟频率高达数百兆,时序关系也错综复杂,容易受到电磁干扰和信

4、号串扰,影响信号完整性。(4)SoC需要在芯片上实现复杂的软硬件功能,功能模块比较复杂,IC设计需要更高的层次。(5)SoC采用软件与硬件并行设计的理念。设计初期没有确定相关功能模块的实现方式,在完成系统功能的定义后,通过分析相关数据利用相应的软硬件划分工具进行划分。基于SoC的特点,传统的设计与测试方法已经难以应付相关的需求,而通过DFT,可以大大提高SoC测试的可控性、可观性、可靠性以及测试速度。所以可测性设计对于SoC测试来说是比较重要的。3.2可测性设计分类(1)扫描设计扫描设计采用扫描触发器从而增加控制点和观察点来改善电路的可控性和可观性。扫描触发器的结构如

5、下图由Scan-Enable确定电路运行方式,置于测试方式时,用足够的时间周期串行移出测试响应,此时接到触发器的输入成为观察点。扫描设计包括全扫描和部分扫描。全扫描与部分扫描的区别在于全扫描将电路中的所以触发器均换成扫描触发器形成扫描链。扫描设计有助于简化测试,但也有部分缺点,它会增加SoC的面积,也影响测试时间以及测试功耗。(2)边界扫描边界扫描法其实是将扫描路径法扩展到整个板级或者系统级。边界扫描通过在芯片的每一个输入输出引脚添加存储单元来形成一个扫描链,边界扫描方案被IEEE采用为一个标准,即IEEE1149.1,现在已经成为计算机辅助设计工具的一个重要结构特征

6、。近年来,SoC测试中还常常将边界扫描与内建自测试结合来获取更好的测试效果。(3)内建自测试BIST内建自测试就是在电路内部建立测试生成、施加、分析和测试控制的结构,它不通过外部施加测试源,依靠自身来判断测试结果正确与否,由于SoC比较复杂,所以一些测试方法所花费的成本比较高,BIST可以有效的降低成本。内建自测试的被测电路时钟由系统内部电路提供并控制,所以其测试速度也相对较快。3.3SoC设计中的验证技术SoC设计流程中,验证是最困难、最重要的阶段,而通过一些技术可以有效的提高SoC的验证功能。(1)模块级验证模块级验证可以和设计并行,从而有效的提高模块的设计质量,

7、利用好模块设计可以帮助工程师快速的定位并分析设计缺陷。高级的设计模块也可以在其他设计中复用,从而提高效率。(2)断言和形式验证断言和形式验证可以提高验证质量。断言技术可以清晰、简洁的描述设计的属性与功能,同时在仿真中快速定位设计缺陷。此外,断言允许利用形式验证工具在缺少测试向量的条件下验证设计模块,从而提高验证质量。(3)Farm技术和覆盖率分析Farm技术可以有效的提升资源利用率,减少测试时间。SoC验证也常用到代码覆盖与功能覆盖,通过大量的仿真,可以得到相应的分析结果。(4)随机测试激励SoC设计中,直接验证技术已经难以完备的进行功能验证的覆盖,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。