VerilogHDL复习题与答案

VerilogHDL复习题与答案

ID:37713501

大小:49.50 KB

页数:5页

时间:2019-05-29

VerilogHDL复习题与答案_第1页
VerilogHDL复习题与答案_第2页
VerilogHDL复习题与答案_第3页
VerilogHDL复习题与答案_第4页
VerilogHDL复习题与答案_第5页
资源描述:

《VerilogHDL复习题与答案》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、VerilogHDL硬件描述语言复习一、1.VerilogHDL是在哪一年首次被IEEE标准化的?答:VerilogHDL是在1995年首次被IEEE标准化的。2.VerilogHDL支持哪三种基本描述方式?答:VerilogHDL可采用三种不同方式或混合方式对设计建模。这些方式包括:行为描述方式—使用过程化结构建模;数据流方式—使用连续赋值语句方式建模;结构化方式—使用门和模块实例语句描述建模3.VerilogHDL是由哪个公司最先开发的?答:VerilogHDL是由GatewayDesignAutomation公司最先开发的4.VerilogHDL中的两类主要数据类型什么

2、?答:线网数据类型和寄存器数据类型。线网类型表示构件间的物理连线,而寄存器类型表示抽象的数据存储元件。5.UDP代表什么?答:UDP代表用户定义原语6.写出两个开关级基本门的名称。答:pmosnmos7.写出两个基本逻辑门的名称。答:andor8.在数据流描述方式中使用什么语句描述一个设计?答:设计的数据流行为使用连续赋值语句进行描述9.采用结构描述方式描述1位全加器。答:modulefull_add(a,b,cin,s,co);inputa,b,cin;outputs,co;wireS1,T1,T2,T3;xorX1(S1,a,b),X2(s,S1,cin);andA1(T

3、3,a,b),A2(T2,b,cin),A3(T1,a,cin);orO1(co,T1,T2,T3);endmodule10.initial语句与always语句的关键区别是什么?答:1)initial语句:此语句只执行一次。2)always语句:此语句总是循环执行,或者说此语句重复执行。11.采用数据流方式描述2-4译码器。答:'timescale1ns/nsmoduleDecoder2×4(A,B,EN,Z);inputA,B,EN;output[0:3]Z;5wireabar,Bbar;assign#1Abar=~A;assign#1Bbar=~B;assign#2Z[

4、0]=~(Abar&Bbar&EN);assign#2Z[1]=~(Abar&B&EN);assign#2Z[2]=~(A&Bbar&EN);assign#2Z[3]=~(A&B&EN);endmodule12.找出下面连续赋值语句的错误。assignReset=#2Sel^WriteBus;答:不符合连续赋值语句的语法,应该为:assign#2Reset=^WriteBus;二、1.下列标识符哪些合法,哪些非法?COunT,1_2Many,**1,Real?,wait,Initial答:COunT合法,1_2Many非法,**1,Real?非法,wait合法,Ini

5、tial合法2.在VerilogHDL中是否有布尔类型?答:没有3.如果线网类型变量说明后未赋值,其缺省值为多少?答:z4.VerilogHDL允许没有显式说明的线网类型。如果是这样,怎样决定线网类型?答:在VerilogHDL中,有可能不必声明某种线网类型。在这样的情况下,缺省线网类型为1位线网。5.下面的说明错在哪里?integer[0:3]Ripple;答:应该是integerRipple[0:3]6.VerilogHDL有哪几大类数据类型?答:veriloghdl有两大类数据类型:线网类型和寄存器类型。7.VerilogHDL有哪几种寄存器类型?答:有五种不同的寄存器

6、类型:reg、integer、time、real、realtime。三、1.假定长度为64个字的存储器,每个字8位,编写Verilog代码,按逆序交换存储器的内容。即将第0个字与第63个字交换,第1个字与第62个字交换,依此类推。答:reg[7:0]mem[63:0];integeri=0;reg[7:0]temp;while(i<32)begintemp=mem[i];mem[i]=mem[63-i];mem[63-i]=temp;i=i+1;end2.假定32位总线Address_Bus,编写一个表达式,计算从第11位到第20位的归约与非。答:~&addressBus[2

7、0:11]3.假定一条总线Control_Bus[15:0],编写赋值语句将总线分为两条总线:Abus[0:9]和Bbus[6:1]。5答:Abus=ControlBus[9:0];Bbus=ControlBus[15:10];4.编写一个表达式,执行算术移位,将Qparity中包含的8位有符号数算术移位。答:{Qparity[7-i:0],Qparity[7:8-i]}//左移,i表示移的位数{Qparity[i-1:0],Qparity[7:i]}//右移,i表示移的位数5.使用条件操作符,编写赋值

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。