Verilog频率计(低频))

Verilog频率计(低频))

ID:37712291

大小:23.01 KB

页数:6页

时间:2019-05-29

Verilog频率计(低频))_第1页
Verilog频率计(低频))_第2页
Verilog频率计(低频))_第3页
Verilog频率计(低频))_第4页
Verilog频率计(低频))_第5页
资源描述:

《Verilog频率计(低频))》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、日志档案发表于2010/5/1723:45:37标签:无标签Verilog频率计(低频)  小弟最近弄了个频率计,主要测量工频50HZ的。代码附在下边。  下面的代码,功能实现了,通过了modelsim仿真,实际测试也成功。还是存在一些问题,不是功能上的,而是实现方法上了,我总感觉我的这个设计肯定不是最好的,有一些除法,还有十进制书转化成BCD码的问题还须要很大的优化。但是小弟,刚学FPGA,一些问题也搞不清楚,。就发在网上,分享一下,也让大家指正一下。 ////Description测量频率(工频50HZ 13~59.9HZ)//CreateDate:

2、2010-05-17//Engineer:张书腾//ModuleName:frequency////nate:该设计只是适用于50HZ左右的频率测量,采用的是测周发modulefrequency(clk,rst_n,fre,sm_bit,segment);inputclk;//50M系统时钟inputrst_n;//异步复位端inputfre;//频率输入端output[3:0]sm_bit;//数码管位码output[7:0]segment;//数码管位码reg[3:0]sm_bit;//数码管位码寄存器reg[7:0]segment;//数码管位码寄

3、存器////////////////////标准信号F="100K",测周/////////////////////////// reg[9:0]count;//100K时钟分频计数器 always@(posedgeclkornegedgerst_n) begin  if(!rst_n)   count<=1'b0;  else if(count<10'd499)   count<=count+1'b1;  else   count<=1'b0; end  regclk_100K;//100K时钟输出寄存器 always@(posedgeclkorneg

4、edgerst_n) begin    if(!rst_n)       clk_100K<=1'b0;    else  if(count<=249)//时钟的占空比为50%             clk_100K<=1'b0;    else  clk_100K<=1'b1;    end   /////////////////////////////////////////////  //待测频率进行2分频,2分频后,就可以只计二分频后信号的高电平或低电平  //就可以了,如果不2分频,只记高电平或低电平的话,信号的占空比不同会导致结果不准确  

5、 regfre_2; always@(posedgefreornegedgerst_n) begin      if(!rst_n)         fre_2<=1'b0;       else  if(fre)       fre_2<=~fre_2;//2分频 end //////////////测周计数模块,计2分频后的待测频的高电平或低电平/////////////////////// //相当于在待测频率的整个周期内计数////////////////////////////////////////////////////// reg[12:

6、0]cnt;//计数寄存器//由于位宽的限制,最大计数值8192,所以测低频(低于14HZ时会出错) always@(posedgeclk_100Kornegedgerst_n) begin  if(!rst_n) begin   cnt<=13'd0;  end  else   if(!fre_2) //低电平计数    cnt<=cnt+1'b1;  else begin    cnt  <=13'd0;//不为低电平时清零  end  end ////////锁存信号,上升沿有效////////////////////////// regload;

7、 always@(posedgefre_2ornegedgerst_n) begin  if(!rst_n) begin   load<=1'b0;  end  else load<=~load;//产生上升沿 end////////////////////////////////// reg[12:0]cnt_r;//存储锁存的值 always@(posedgeload)//load上升沿锁存 begin       cnt_r<=cnt;//将计数值锁存   end/////////////////////////数据处理单/////////////

8、////////////////////////////////////////

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。