serdes cml interface

《serdes cml interface》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、FPSCSERDESCML缓冲器接口2002年7月技术说明TN1029序言本文将介绍莱迪思ORT82G5FPSC器件中的高速串行缓冲器。这些CML（CurrentModeLogic）缓冲器是第二代四SERDES宏单元设计的组成部分，提供高速（1.0-3.7Gbps）串行数据输入输出接口。器件的数据手册见参考资料[1]。本文中也包含了手册的一部分。本文主要介绍片外的信号接口设计和性能，及与外部LVDS和LVPECL高速器件的连接。由于是高速数据，我们需要考虑连接间的传输线效应。另外我们还介绍了与PCB相关的

2、一些设计建议和连接信号用的电缆、连接器。CML缓冲器介绍SERDES宏使用0.16微米工艺（0.16umDrawn，0.135umPhysical），输入输出都提供了内部匹配终端电阻以简化板级设计。图1是粗略的串行输入输出缓冲器示意图，匹配终端电阻及去耦电容都在宏的内部。SERDES宏对每个通道的输入输出提供了独立的电源输入点VDDIB和VDDOB，使得输入匹配终端和输出匹配终端可以被偏置在不同的位置，且与核心电压VDD（1.5V）无关。图1：SERDESCML缓冲器示意图www.latticesemi.

3、com1tn1029_01莱迪思半导体公司FPSCSERDESCML缓冲器接口接口参数指标由于SERDES的串行IO工作频率较高，接口的参数指标尤其重要。能否顺利组建成一个完整的系统有赖于用户对参数的正确理解。信号互连时的性能、可靠性、完整性与这些参数的值及变化范围密切相关。本节我们会总结并讨论这些关键的缓冲器接口参数。正确地描述缓冲器IO的性能是一个复杂的过程，常常利用全面的SPICE仿真和实验室测试等方法，可以从器件数据手册上（参考资料[2]）获得正式的SERDES参数，这些文档的不同版本会对缓冲器参

4、数进行更新和修正。输入缓冲器表1是输入缓冲器的性能参数，用在与板上其他器件相连设计时使用。表1：Rx输入的特性信号参数条件最小值典型值最大值单位Tj工作结点温度-40-125ºCRi内部缓冲器终端阻抗每个输入，到VDDIB405060Ω差分返回损耗与封装相关---db共模返回损耗与封装相关---dbVDDIB输入终端供电电压外加电压01.5/1.81.9VVi输入电压峰值极限-0.3-VDD+0.3V共模噪声容限与VDDIB的偏置相关TBD--V内部输入交流耦合时间常数-1.4-µS时钟数据恢复（CDR）

5、闭环-3-MHz带宽图2：接受端数据眼图模板（差分）2莱迪思半导体公司FPSCSERDESCML缓冲器接口图2是SERDES接收端对输入信号要求的图形描述，它提供了诸如信号幅度、上升时间、噪声、抖动、P端与N端间偏差容限等输入参数要求。Veye是200mV。如果输入数据的波形能保证在模板的阴影部分，就可以保证在规定的工作情况下无误码接收（BER<1E-12）。链接接收端的数据眼图开度是用来衡量接收信号质量的理想工具，几乎所有影响发送信号和链接设计的因素都会反映在眼图的开度上。图2的眼图模板体现了接收器对眼

6、图变化的响应。理论上，测试出的眼图可以与眼图模板相对比来评价设计链路是否可以提供无误码数据传输。系统设计人员还会关心信号抖动，它是制约较长数据链接和高噪声系统应用的主要因素。SERDES接收器CDR（ClockandDataRecovery）部分的一个有趣的特性是它可以过滤低于信号恢复PLL带宽（估计值为3MHz）的抖动。因此对于低频抖动为主的输入信号，即使眼图开度远小于图2的模板时，接收器可以正确地检测出输入数据流。这一点已在实验室中得到验证。眼图测试和仿真是系统设计的优秀工具，在设计串行链接和评估系统

7、信号完整性时值得推荐使用。输出缓冲器表2是输出缓冲器的性能参数，用在与板上其他器件相连设计时参考使用。表2：Tx输出的特性信号参数条件最小值典型值最大值单位Tj工作结点温度-40-125ºCVDDOB输出终端供电电压外加电压1.31.5/1.81.9VRo内部缓冲器终端阻抗内部接到VDDOB6986103ΩRl最佳外接负载接到1.5V/1.8V-50-W全幅模式0.81.01.2差分峰-峰输出V半幅模式0.40.50.6VDDOB=1.5V,50Ω外接负载到1.5V1.5VOH输出高电平--VVDDOB=

8、1.8V,50Ω外接负载到1.8V1.8VDDOB=1.5V,50Ω外接负载到1.5V1.0VOL输出低电平-VVDDOB=1.8V,50Ω外接负载到1.8V1.3tr/tf上升与下降时间（20%-80%）最佳外接负载(Rl)50-110pS差分输出扭曲最佳外接负载(Rl)-5-+5pS低模式+12.5预加重幅度--%高模式+25CML输出经特殊设计可以在VDD与地意外短路时不被损坏。3莱迪思半导体公司FPSCSERDESCM