USB2.0设备控制器IP软核设计

《USB2.0设备控制器IP软核设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、摘要摘要运用串行总线COniversalSerialBus，USB)技术是一种为实现计算机与各种井设进行数据交换而提出的工业标准。它以其高的数据传输速率、耗费主机资源少、支持级联和多井设、智能纯的即插即用、易予使用等优势迅速占领了诗算枧矫设接口领域的统治地位，而且随着USB技术的广泛应用，在各种SoC系统中集成USB功能接囡成为一种必然趋势，因此本文设计实现了USB2。0设备控制器臻软核。本论文对通用串行总线系统进行了研究，并根据USB2．0规范设计了SB2．0设备控制器职软核。论文首先从功能设备的角度分橇了USB2．0体系布局、总线协议、USB数

2、据结构、四种事务传输类型以及错误的检测与恢复等特性，同时简单介绍了收发器宏单元接nCOSBTransceiverMacrocellInterface,UTM0。在此基础上根据USB2．0设备控制器的特点，提出了该设备控制器的设计方案。采用自顶向下的方法划分系统模块，将系统分为UTMI、UTMI接口、Packet处理单元、Endpoint单元、MCU接翻六个模块，弗用VerilogHDL完成了USB2．0设备控制器的寄存器级㈣的实现。最焉，搭建溅试环境，在NC-Verilog中完成前仿真。选用Xilinx公霹的ISE6。3综合和实现及下载配置文件到F

3、PGA芯片上(FPGA芯片为SPARTANII系列的XC2S00芯片)进行验证。在验涯的过程中，配置的USB设备在FPGA测试板上成功的完成了与主机的通信，并利用USB2．0协议分析仪USBEX200对该系统截取了通信样本。验证蘑的结果表明，本设计可以在预定频率下_I作，实现了设备控制器的功能，达到了设计研究的目标，可以作为一个单独的球模块嵌入到USB设备或SOC系统中。’关键词：USB2．0设备控制器，SoC，IP软核，UTMI，VerilogHDLABSTRACTTheuniversalserialbus(usB)isspecifiedtobe

4、anindustrystandardusedfordataexchangeamongcomputersandperipherals．USBquicklytakestheregnantstatzLsofperipheralinterfacefieldforitsmanyadvantages，forinstancethehi．ghdatatransferrate，alittleresource，thecapacityofmultipleperipherals，thecharacterofplugandplayandSOon．WithUSBtechniq

5、uewidelyapplied，itisaninevitabletrendthatUSBisintegratedinSoCchips．Therefore，USB2．0devicecontrollerIPsoftcoreisachievedinthispaper．ThispaperstudiedtheworkingprincipleofUSBanddesignedtheIPsoftcoreofuniversalserialbus，whicharemainpartsofUSB，basedUSBspecification2．0．Fromthepointo

6、fviewofafunctiondevice，thispaperanalyzestheUSBsystemandphysicalandlogicaltopology,USBprotocol,USBdatastructure，andfo．urtransfertypesofUSBsupplied,datatoggleanderrordetectionandrecoveryetc．AtthesametimeitintroducesUTMI．。AccordingtoUSB2．0DeviceControllerfeature,thisthesisprovide

7、sadesignsolutionofUSB2．0DeviceController．11listhesisdividesthesystemintoseveralsub-modulesbythewayofTOP·DOWN,thenthedesignisimplementedinVerilogHDLHnally,thetestbenchandtestingenvironmentaresetupandimplementssimulationinNC-Verilog．ThedesignissynthesizedandpalcedandlayoutbyISE6

8、．3(Xilinx)，thenverifiedwiththeXilinxIntegrateSystemdevelopboa