千兆以太网mac控制器ip软核的设计

千兆以太网mac控制器ip软核的设计

ID:21874994

大小:5.52 MB

页数:91页

时间:2018-10-25

千兆以太网mac控制器ip软核的设计_第1页
千兆以太网mac控制器ip软核的设计_第2页
千兆以太网mac控制器ip软核的设计_第3页
千兆以太网mac控制器ip软核的设计_第4页
千兆以太网mac控制器ip软核的设计_第5页
资源描述:

《千兆以太网mac控制器ip软核的设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、分类号密级UDC学位论文千兆以太网MAC控制器IP软核的设计(题名和副题名)尉志伟(作者姓名)指导教师姓名赵建明副教授电子科技大学成都(职务、职称、学位、单位名称及地址)申请学位级别硕士专业名称微电子学与固体电子学论文提交日期2010.4论文答辩日期2010.5学位授予单位和日期电子科技大学答辩委员会主席评阅人年月日注1注明《国际十进分类法UDC》的类号独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其

2、他人已经发表或撰写过的研究成果,也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。签名:日期:年月日关于论文使用授权的说明本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定,有权保留并向国家有关部门或机构送交论文的复印件和磁盘,允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。(保密的学位论

3、文在解密后应遵守此规定)签名:导师签名:日期:年月日摘要摘要本论文的课题是千兆以太网MAC控制器IP软核的设计研究。完成了10M/100M/1000M以太网MAC控制器的设计及AHB总线从模块接口的设计,最终实现了一个基于AHB总线接口的千兆以太网MAC控制器IP软核,并完成了IP核的仿真、测试及FPGA验证。本文按照TOP_DOWN的设计方法,在确定系统架构方案后,对各个模块之间的接口信号及交互方式进行了详细设计,然后确定了模块内部控制通路和数据通路的微架构,最后使用Verilog语言对各模块

4、进行了具体的实现。对模块实现中所涉及到的协议和算法,如CSMA/CD算法、CRC算法、HASH算法及AHB协议等做了分析,并给出了其硬件实现方法。本文设计了简化的AHB总线从模块接口,支持32位数据位宽和单个读写、固定长度突发传输两种模式。在Verilog底层实现时,遵循可综合的编码风格,并综合考虑面积、性能及健壮性等因素,在满足性能要求的前提下,实现了一款稳定、灵活、资源消耗少的MAC控制器IP核。最后,搭建功能测试平台和FPGA原型验证平台,使用Modelsim完成功能仿真,使用Quartu

5、sII8.0工具完成综合与布局布线,最终下载到Altera公司的EP2S60FPGA开发板上进行硬件测试,充分验证了设计的正确性和实用性。本文的创新点在于:在以太网MAC控制器IP核的缓存设计中,提出了一种读指针可载入的多模式异步FIFO设计方法,并将其应用于缓存结构中。实现了帧在缓存中连续存放,同时亦能够方便的实现帧重传和错误帧丢弃的功能,从而改进了现有MAC控制器缓存结构中缓存利用效率低或灵活性差的不足。关键词:以太网,MAC控制器,AHB总线,FPGAIABSTRACTABSTRACTTh

6、edesignofGigabitEthernetMACcontrollersoftIPcoreisdescriptinthedissertation.Themaincontentofthisdissertationisthedesignof10M/100M/1000MEthernetMACcontrollerandAHBbusslaveinterface.FinallythisdissertationimplementsaGigabitEthernetMACcontrollerIPcorewhi

7、chisAHBbuscompatible.TheIPcoreistestedbysimulationtoolsaswellasverifiedbyFPGA.Afterdeterminingthesystemarchitecture,followingtheTOP_DOWNdesignmethodology,interfacesignalsbetweenmodulesandtheinteractiveapproachisdesignedindetailfirstly,andthenthemicro

8、architectureofcontrolleranddatapathwithineachmoduleisdesignedandimplementedusingVerilogHDL.Arithmeticandprotocolstobeimplementedinthesemodules,suchasCSMA/CD,CRC,HASH,andAHB,isintroducedandimplementedbyhardwareInthisdissertation.AsimplifiedAHBslaveint

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。