《数电CMOS逻辑门》PPT课件

《《数电CMOS逻辑门》PPT课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、3逻辑门电路3.1MOS逻辑门电路3.2TTL逻辑门电路*3.3射极耦合逻辑门电路*3.4砷化镓逻辑门电路3.5逻辑描述中的几个问题3.6逻辑门电路使用中的几个实际问题*3.7用VerilogHDL描述逻辑门电路3.1MOS逻辑门3.1.1数字集成电路简介3.1.2逻辑门的一般特性3.1.3MOS开关及其等效电路3.1.4CMOS反相器3.1.5CMOS逻辑门电路3.1.6CMOS漏极开路门和三态输出门电路3.1.7CMOS传输门3.1.8CMOS逻辑门电路的技术参数1、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。2、逻辑门电路的分类二极管门电路三极管门电路TTL门电路MOS门

2、电路PMOS门CMOS门逻辑门电路分立门电路集成门电路NMOS门3.1.1数字集成电路简介1.CMOS集成电路:广泛应用于超大规模、甚大规模集成电路4000系列74HC74HCT74VHC74VHCT速度慢与TTL不兼容抗干扰功耗低74LVC74AUC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低低(超低)电压速度更加快与TTL兼容负载能力强抗干扰功耗低74系列74LS系列74AS系列74ALS2.TTL集成电路:广泛应用于中大规模集成电路3.1.1数字集成电路简介3.1.2逻辑门电路的一般特性1.输入和输出的高、低电平输出高电平的下限

3、值VOH(min)输入低电平的上限值VIL(max)输入高电平的下限值VIH(min)输出低电平的上限值VOL(max)输出高电平+VDDVOH(min)VOL(max)0G门vO范围vO输出低电平输入高电平VIH(min)VIL(max)+VDD0G门vI范围输入低电平vIvIvO1负载门输入高电平时的噪声容限：负载门输入低电平时的噪声容限：2.噪声容限VNH=VOH(min)－VIH(min)VNL=VIL(max)－VOL(max)表示门电路的抗干扰能力。1驱动vo1负载vI噪声类型参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8

4、VtPLH或tPHL(ns)782.10.93.传输延迟时间表征门电路开关速度它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。CMOS电路传输延迟时间tPHL输出50%90%50%10%tPLHtftr输入50%50%10%90%4.功耗静态功耗：指的是当电路没有状态转换时的功耗，是电源总电流ID与电源电压VDD的乘积。动态功耗：指的是电路在输出状态转换时的功耗。对于TTL门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低。CMOS门电路动态功耗正比于转换频率，也正比于电源电压的平方。5.延时功耗积是速度功耗综合性的指标.延时功耗积，用符号D

5、P表示DP=tPdPD扇入数：取决于逻辑门的输入端的个数。6.扇入与扇出数扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。(a)拉电流负载：负载电流从驱动门流向外电路(b)灌电流负载：负载电流从外电路流入驱动门（a)带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了高电平输出电流的最大值，从而限制了负载门的个数。高电平扇出数:IOH:驱动门的输出端为高电平时，允许输出的最大电流IIH:负载门的输入端为高电平时，允许输入的最大电流。(b)带灌电流负载当负载门的个数增加时，总的灌电流将增加，会引起输出低电压的升

6、高。但不得高于输出低电平的上限值，这就限制了低电平输出电流的最大值，从而也限制了负载门的个数。IOL：驱动门的输出端为低电平时，允许输出的最大电流IIL：负载门的输入端为低电平时，允许输入的最大电流低电平扇出数:复习：MOS管ID电流方向:P衬底DGSID流进漏极开启电压VTN>01）VGS>VTN时导通（开关闭合）2）VGSVTP时截止（开关断开）

7、另：衬底B与S之间零偏或反偏。BS可连在一起，或PMOS可将B接电路的最高电位N衬底DGSID3.1.3MOS开关及其等效电路：MOS管通过饱和区到达可变电阻区，输出低电平:MOS管截止，输出高电平当υIVTN3.1.4CMOS反相器1.工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0V0V-10V截止导通10V10V10V0V导通截止0VVTN=2VVTP=-2V逻辑图逻辑表达式