数字电路与系统设计第六章习题

数字电路与系统设计第六章习题

ID:36765222

大小:607.50 KB

页数:56页

时间:2019-05-10

数字电路与系统设计第六章习题_第1页
数字电路与系统设计第六章习题_第2页
数字电路与系统设计第六章习题_第3页
数字电路与系统设计第六章习题_第4页
数字电路与系统设计第六章习题_第5页
资源描述:

《数字电路与系统设计第六章习题》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、时序逻辑电路习题一、时序逻辑电路的基本概念二、一般时序逻辑电路的分析和设计三、寄存器和移存器四、计数器六、习题讲解五、序列码发生器和顺序脉冲发生器7/21/20211第六章时序逻辑电路6.86.2例16.12(1)6.4例26.36.176.22(b)6.25(1)(2)6.406.35(1)7/21/20212第六章时序逻辑电路一、时序逻辑电路的基本概念1.定义2.结构特点(1)电路由组合电路和存储电路构成,含记忆元件;(2)电路中含有从输出到输入的反馈回路;3.功能描述状态转移表;状态转移图;功能表;表达式;卡诺图;电路图;波形图节目录7/21/20213第六章时序逻

2、辑电路二、一般时序逻辑电路的分析和设计1.分析步骤①组合电路、存储电路(1)分析电路结构②输入信号X、输出信号Z(2)写出四组方程①时钟方程②各触发器的激励方程节目录7/21/20214第六章时序逻辑电路③各触发器的次态方程④电路的输出方程(3)作状态转移表、状态转移图或波形图(4)电路的逻辑功能描述作状态转移表时,先列草表,再从初态(预置状态或全零状态)按状态转移的顺序整理。节目录7/21/20215第六章时序逻辑电路2.设计步骤(1)根据要求,建立原始状态转移表或原始状态转移图;①输入/出变量个数;③状态间的转换关系(输入条件、输出要求)②状态个数;节目录7/21/2

3、0216第六章时序逻辑电路(2)化简原始状态转移表(状态简化或状态合并);②进行顺序比较,作隐含表①作状态对图③进行关联比较④作最简状态转移表a.列出所有的等价对。b.列出最大等价类。c.进行状态合并,并列出最简状态表。节目录7/21/20217第六章时序逻辑电路(4)选定触发器类型并根据二进制状态转移表(或称编码后的状态转移表)设计各触发器的激励函数和电路的输出函数;(6)作逻辑电路图。(3)进行状态编码(也称状态分配);(5)自启动性检查;节目录7/21/20218第六章时序逻辑电路三、寄存器和移存器1.寄存器和移存器电路结构特点2.MSI移存器的功能及其典型应用(1

4、)74194的简化符号、功能表(2)用74194实现串并行转换四、计数器1.由SSI构成的二进制计数器的一般结构(1)同步计数器(2)异步计数器节目录7/21/20219第六章时序逻辑电路2.MSI二进制、十进制计数器3.任意进制计数器(1)用触发器和逻辑门设计任意进制计数器(2)用MSI计数器构成任意进制计数器(3)采用MSI任意进制计数器①复0法(利用复位端)②置数法(利用置数控制端,并行输入端)a.置最小数法b.预置0法c.置最大数法节目录7/21/202110第六章时序逻辑电路五、序列码发生器和顺序脉冲发生器1.序列码发生器结构类型2.计数型序列码发生器的设计(已

5、知序列码)3.移存型序列码发生器的设计(已知序列码)4.顺序脉冲发生器的构成(1)输出端较多时:采用计数器和译码器(2)输出端较少时:采用环形计数器节目录7/21/202111第六章时序逻辑电路图P6.8六、习题讲解6.8分析图P6.8电路,画出其全状态转移图并说明能否自启动。节目录7/21/202112第六章时序逻辑电路解:(1)分析电路结构(2)写出四组方程①时钟方程②各触发器的激励方程③各触发器的次态方程CP1=CP2=CP;CP3=Q1K2=1J1=1;Q2nK3=J3=1;Q3nJ2=;Q2nK1=节目录7/21/202113第六章时序逻辑电路④电路的输出方程Q

6、n+1=[Qn+]·Q1332QnQn+1=[Qn]·CP232QnQn+1=[Qn+]·CP112Qn(3)作状态转移表、状态转移图(4)电路的逻辑功能描述模M=5的计数器,具备自启动性。节目录7/21/202114第六章时序逻辑电路Q3Q2Q1CP1(CP)↓CP2(CP)↓CP3(Q1)↓000000011110001110110111101110000111010000001110100000101110111000101110图P6.8的状态转移表节目录7/21/202115第六章时序逻辑电路Q3Q2Q1图P6.8的状态转移图000偏离状态有效循环0110011

7、10101010100111节目录7/21/202116第六章时序逻辑电路6.2试作出101序列检测器的状态图。该同步电路有一根输入线X,一根输出线Z,对应于输入序列101的最后一个“1”,输出Z=1,其余情况下输出为“0”。(1)101序列可以重叠,例如:(2)101序列不可以重叠,例如:X:010101101Z:000101001X:0101011010Z:0001000010节目录7/21/202117第六章时序逻辑电路(1)解:①输入变量为X、输出变量为Z;检测器XCPZ题6.2(1)的示意图初态(没有序列信号输入时电

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。