UART及I2C总线的FPGA实现

UART及I2C总线的FPGA实现

ID:36758997

大小:5.22 MB

页数:46页

时间:2019-05-14

UART及I2C总线的FPGA实现_第1页
UART及I2C总线的FPGA实现_第2页
UART及I2C总线的FPGA实现_第3页
UART及I2C总线的FPGA实现_第4页
UART及I2C总线的FPGA实现_第5页
资源描述:

《UART及I2C总线的FPGA实现》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、垫王生通焦三堡专业Q窆级硕士生姓名:叠屋指导教师(姓名、职称):鳌墨盘塾撞摘要FPGA(现场可编程门阵YU)起源于20世纪70年代,在90年代取得了突飞猛进的发展,目前已经成为实现数字系统的主流平台之一。比原有的可编程器件(如CPLD)具有更多的门电路。和ASIC相比,又具有编程性,因此得到了广泛的应用。串行通信虽然速度较慢,但它具有节省线路资源的优点,这样在远距离通信以及有多个外围设备通信中就有其独到的优势。UART和12C就是2种常见的串行通信协议。前者是异步,全双工;后者是同步,半双工。利用F

2、PGA方便的实现12C通讯接口,具有高速、易调制、可实现在线配置等特点,同时大大地减少了系统的开发周期。而UART芯片一般具有很多附加功能,用FPGA实现UART,可以略去不经常用的附加功能,直接把握它的核心模块,节省了器件资源,更有助于对该协议的理解。本论文利用VerilogHDL语言在FPGA上实现12C总线的功能,首先研究了UART总线和12C总线的设计规范,并简要介绍了Xlinx设计环境,及FPGA开发流程。在具体开发过程中,采用自项向下的设计方法,用Verilog语言编写各个模块的程序。在

3、Xilinx环境下经过编译、综合和仿真,得到UART和12C总线周期不同状态下的仿真波形图。关键词:FPGA,12C总线,VerilogHDL,XilinxISE,状态机,UART,全双工,异步。THESIS:RealizingUARTand12CBUSwithFPGASPECIALIZATION:ElectronicsandCommunicationEngineeringPOSTGRADUATE:JiangShengⅣ匝NTOR:ProfessorDuSidanAbstractFPGA(Field

4、--ProgrammableGateArray)datesbackto1970s.Itdevelopedalotin1990sandnowbecameanative·systemtorealizeadigitalsystem.Ithasmoregatesthanheprogrammabledevicebefore(suchasCPLD)。ComparingtoASIC,itisalterable.Soitiswidelyused.AlthoughSerialisslowerthanParallel,

5、itrequireslesswires.Soitisbeaerforremotecommunicationandmultipledevicescommunication.UARTand12Caretwocommonagreementsforserialcommunication.Theformerisasynchomousandduplexandthelatterissynchomismandhalf-duplex.TheadvantagesofusingFPGAtobuild12CBUScontr

6、ollerisfast,easilymodulatedandconvenientforonlineConfiguration。Ontheotherhand,ItreducestheconstructioncycleofthesystemThisthesisbuilda12CBUScontroller谢thFPGAusingVerilogHDLlanguage.FirstitmentionsdesignspecificationoftheUARTand12CBUS.Itsimplyintroduced

7、theXilinxdesignsituation.ItdividedtheBUSesintofmodulesandfinishthemoduleswithVerilogHDL.ThenconnectthemodulesinSchematicsanddothetestandsimulationwithXilinx.Thengetthewavesof12Ccontrollerindifferentstatus.Keywords:FPGAUART,12CBUS,VerilogHDLXilinxISE,St

8、atemachine,fullduplex,asynchomous.II目录摘要⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯”lAbstract⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.。II目录⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯III第1章绪论⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.11.IUART总线简介⋯⋯⋯⋯⋯⋯⋯⋯

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。